mirror of
https://github.com/RPCS3/llvm-mirror.git
synced 2024-11-22 18:54:02 +01:00
[RISCV] Define vmerge/vfmerge intrinsics.
Define vmerge/vfmerge intrinsics and lower to V instructions. Include support for vector-vector vfmerge by vmerge.vvm. We work with @rogfer01 from BSC to come out this patch. Reviewed By: craig.topper Differential Revision: https://reviews.llvm.org/D93674
This commit is contained in:
Zakk Chen
parent
33fa319e35
commit
26eb06f03f
@ -518,6 +518,8 @@ let TargetPrefix = "riscv" in {
|
||||
defm vssubu : RISCVSaturatingBinaryAAX;
|
||||
defm vssub : RISCVSaturatingBinaryAAX;
|
||||
|
||||
def int_riscv_vmerge : RISCVBinaryWithV0;
|
||||
|
||||
def int_riscv_vmv_v_v : Intrinsic<[llvm_anyvector_ty],
|
||||
[LLVMMatchType<0>, llvm_anyint_ty],
|
||||
[IntrNoMem]>, RISCVVIntrinsic;
|
||||
@ -526,7 +528,6 @@ let TargetPrefix = "riscv" in {
|
||||
[IntrNoMem]>, RISCVVIntrinsic {
|
||||
let ExtendOperand = 1;
|
||||
}
|
||||
|
||||
def int_riscv_vmv_x_s : Intrinsic<[LLVMVectorElementType<0>],
|
||||
[llvm_anyint_ty],
|
||||
[IntrNoMem]>, RISCVVIntrinsic;
|
||||
@ -567,6 +568,8 @@ let TargetPrefix = "riscv" in {
|
||||
defm vfsgnjn : RISCVBinaryAAX;
|
||||
defm vfsgnjx : RISCVBinaryAAX;
|
||||
|
||||
defm vfmerge : RISCVBinaryWithV0;
|
||||
|
||||
defm vslideup : RISCVTernaryAAAX;
|
||||
defm vslidedown : RISCVTernaryAAAX;
|
||||
|
||||
|
||||
@ -749,13 +749,14 @@ multiclass VPseudoBinaryV_VM<bit CarryOut = 0, bit CarryIn = 1,
|
||||
}
|
||||
|
||||
multiclass VPseudoBinaryV_XM<bit CarryOut = 0, bit CarryIn = 1,
|
||||
string Constraint = ""> {
|
||||
string Constraint = "", bit IsFloat = 0> {
|
||||
foreach m = MxList.m in
|
||||
def "_VX" # !if(CarryIn, "M", "") # "_" # m.MX :
|
||||
def !if(IsFloat, "_VF", "_VX") # !if(CarryIn, "M", "") # "_" # m.MX :
|
||||
VPseudoBinaryCarryIn<!if(CarryOut, VR,
|
||||
!if(!and(CarryIn, !not(CarryOut)),
|
||||
GetVRegNoV0<m.vrclass>.R, m.vrclass)),
|
||||
m.vrclass, GPR, m, CarryIn, Constraint>;
|
||||
m.vrclass, !if(IsFloat, FPR32, GPR),
|
||||
m, CarryIn, Constraint>;
|
||||
}
|
||||
|
||||
multiclass VPseudoBinaryV_IM<bit CarryOut = 0, bit CarryIn = 1,
|
||||
@ -1389,8 +1390,9 @@ multiclass VPatBinaryV_WI<string intrinsic, string instruction,
|
||||
}
|
||||
|
||||
multiclass VPatBinaryV_VM<string intrinsic, string instruction,
|
||||
bit CarryOut = 0> {
|
||||
foreach vti = AllIntegerVectors in
|
||||
bit CarryOut = 0,
|
||||
list<VTypeInfo> vtilist = AllIntegerVectors> {
|
||||
foreach vti = vtilist in
|
||||
defm : VPatBinaryCarryIn<intrinsic, instruction, "VVM",
|
||||
!if(CarryOut, vti.Mask, vti.Vector),
|
||||
vti.Vector, vti.Vector, vti.Mask,
|
||||
@ -1399,13 +1401,15 @@ multiclass VPatBinaryV_VM<string intrinsic, string instruction,
|
||||
}
|
||||
|
||||
multiclass VPatBinaryV_XM<string intrinsic, string instruction,
|
||||
bit CarryOut = 0> {
|
||||
foreach vti = AllIntegerVectors in
|
||||
defm : VPatBinaryCarryIn<intrinsic, instruction, "VXM",
|
||||
bit CarryOut = 0,
|
||||
list<VTypeInfo> vtilist = AllIntegerVectors> {
|
||||
foreach vti = vtilist in
|
||||
defm : VPatBinaryCarryIn<intrinsic, instruction,
|
||||
!if(!eq(vti.Scalar, XLenVT), "VXM", "VFM"),
|
||||
!if(CarryOut, vti.Mask, vti.Vector),
|
||||
vti.Vector, XLenVT, vti.Mask,
|
||||
vti.Vector, vti.Scalar, vti.Mask,
|
||||
vti.SEW, vti.LMul,
|
||||
vti.RegClass, GPR>;
|
||||
vti.RegClass, vti.ScalarRegClass>;
|
||||
}
|
||||
|
||||
multiclass VPatBinaryV_IM<string intrinsic, string instruction,
|
||||
@ -1862,6 +1866,11 @@ defm PseudoVWMACC : VPseudoTernaryW_VV_VX;
|
||||
defm PseudoVWMACCSU : VPseudoTernaryW_VV_VX;
|
||||
defm PseudoVWMACCUS : VPseudoTernaryW_VX;
|
||||
|
||||
//===----------------------------------------------------------------------===//
|
||||
// 12.15. Vector Integer Merge Instructions
|
||||
//===----------------------------------------------------------------------===//
|
||||
defm PseudoVMERGE : VPseudoBinaryV_VM_XM_IM;
|
||||
|
||||
//===----------------------------------------------------------------------===//
|
||||
// 12.17. Vector Integer Move Instructions
|
||||
//===----------------------------------------------------------------------===//
|
||||
@ -1975,6 +1984,13 @@ defm PseudoVMFLT : VPseudoBinaryM_VV_VX</*IsFloat=*/1>;
|
||||
defm PseudoVMFLE : VPseudoBinaryM_VV_VX</*IsFloat=*/1>;
|
||||
defm PseudoVMFGT : VPseudoBinaryM_VX</*IsFloat=*/1>;
|
||||
defm PseudoVMFGE : VPseudoBinaryM_VX</*IsFloat=*/1>;
|
||||
|
||||
//===----------------------------------------------------------------------===//
|
||||
// 14.15. Vector Floating-Point Merge Instruction
|
||||
//===----------------------------------------------------------------------===//
|
||||
defm PseudoVFMERGE : VPseudoBinaryV_XM</*CarryOut =*/0,/*CarryIn =*/true,
|
||||
/*Constraint =*/"", /*IsFloat=*/true>;
|
||||
|
||||
} // Predicates = [HasStdExtV, HasStdExtF]
|
||||
|
||||
//===----------------------------------------------------------------------===//
|
||||
@ -2256,6 +2272,11 @@ defm "" : VPatTernaryW_VV_VX<"int_riscv_vwmacc", "PseudoVWMACC", AllWidenableInt
|
||||
defm "" : VPatTernaryW_VV_VX<"int_riscv_vwmaccsu", "PseudoVWMACCSU", AllWidenableIntVectors>;
|
||||
defm "" : VPatTernaryW_VX<"int_riscv_vwmaccus", "PseudoVWMACCUS", AllWidenableIntVectors>;
|
||||
|
||||
//===----------------------------------------------------------------------===//
|
||||
// 12.15. Vector Integer Merge Instructions
|
||||
//===----------------------------------------------------------------------===//
|
||||
defm "" : VPatBinaryV_VM_XM_IM<"int_riscv_vmerge", "PseudoVMERGE">;
|
||||
|
||||
//===----------------------------------------------------------------------===//
|
||||
// 12.17. Vector Integer Move Instructions
|
||||
//===----------------------------------------------------------------------===//
|
||||
@ -2375,6 +2396,15 @@ defm "" : VPatBinaryM_VV_VX<"int_riscv_vmfne", "PseudoVMFNE", AllFloatVectors>;
|
||||
defm "" : VPatBinaryM_VX<"int_riscv_vmfgt", "PseudoVMFGT", AllFloatVectors>;
|
||||
defm "" : VPatBinaryM_VX<"int_riscv_vmfge", "PseudoVMFGE", AllFloatVectors>;
|
||||
|
||||
//===----------------------------------------------------------------------===//
|
||||
// 14.15. Vector Floating-Point Merge Instruction
|
||||
//===----------------------------------------------------------------------===//
|
||||
// We can use vmerge.vvm to support vector-vector vfmerge.
|
||||
defm "" : VPatBinaryV_VM<"int_riscv_vfmerge", "PseudoVMERGE",
|
||||
/*CarryOut = */0, /*vtilist=*/AllFloatVectors>;
|
||||
defm "" : VPatBinaryV_XM<"int_riscv_vfmerge", "PseudoVFMERGE",
|
||||
/*CarryOut = */0, /*vtilist=*/AllFloatVectors>;
|
||||
|
||||
} // Predicates = [HasStdExtV, HasStdExtF]
|
||||
|
||||
//===----------------------------------------------------------------------===//
|
||||
|
||||
441
test/CodeGen/RISCV/rvv/vfmerge-rv32.ll
Normal file
441
test/CodeGen/RISCV/rvv/vfmerge-rv32.ll
Normal file
@ -0,0 +1,441 @@
|
||||
; RUN: llc -mtriple=riscv32 -mattr=+experimental-v,+f,+experimental-zfh -verify-machineinstrs \
|
||||
; RUN: --riscv-no-aliases < %s | FileCheck %s
|
||||
declare <vscale x 1 x half> @llvm.riscv.vfmerge.nxv1f16.nxv1f16(
|
||||
<vscale x 1 x half>,
|
||||
<vscale x 1 x half>,
|
||||
<vscale x 1 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 1 x half> @intrinsic_vfmerge_vvm_nxv1f16_nxv1f16_nxv1f16(<vscale x 1 x half> %0, <vscale x 1 x half> %1, <vscale x 1 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv1f16_nxv1f16_nxv1f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,mf4
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 1 x half> @llvm.riscv.vfmerge.nxv1f16.nxv1f16(
|
||||
<vscale x 1 x half> %0,
|
||||
<vscale x 1 x half> %1,
|
||||
<vscale x 1 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 1 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 1 x half> @llvm.riscv.vfmerge.nxv1f16.f16(
|
||||
<vscale x 1 x half>,
|
||||
half,
|
||||
<vscale x 1 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 1 x half> @intrinsic_vfmerge_vfm_nxv1f16_nxv1f16_f16(<vscale x 1 x half> %0, half %1, <vscale x 1 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv1f16_nxv1f16_f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,mf4
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 1 x half> @llvm.riscv.vfmerge.nxv1f16.f16(
|
||||
<vscale x 1 x half> %0,
|
||||
half %1,
|
||||
<vscale x 1 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 1 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 2 x half> @llvm.riscv.vfmerge.nxv2f16.nxv2f16(
|
||||
<vscale x 2 x half>,
|
||||
<vscale x 2 x half>,
|
||||
<vscale x 2 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 2 x half> @intrinsic_vfmerge_vvm_nxv2f16_nxv2f16_nxv2f16(<vscale x 2 x half> %0, <vscale x 2 x half> %1, <vscale x 2 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv2f16_nxv2f16_nxv2f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,mf2
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 2 x half> @llvm.riscv.vfmerge.nxv2f16.nxv2f16(
|
||||
<vscale x 2 x half> %0,
|
||||
<vscale x 2 x half> %1,
|
||||
<vscale x 2 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 2 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 2 x half> @llvm.riscv.vfmerge.nxv2f16.f16(
|
||||
<vscale x 2 x half>,
|
||||
half,
|
||||
<vscale x 2 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 2 x half> @intrinsic_vfmerge_vfm_nxv2f16_nxv2f16_f16(<vscale x 2 x half> %0, half %1, <vscale x 2 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv2f16_nxv2f16_f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,mf2
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 2 x half> @llvm.riscv.vfmerge.nxv2f16.f16(
|
||||
<vscale x 2 x half> %0,
|
||||
half %1,
|
||||
<vscale x 2 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 2 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 4 x half> @llvm.riscv.vfmerge.nxv4f16.nxv4f16(
|
||||
<vscale x 4 x half>,
|
||||
<vscale x 4 x half>,
|
||||
<vscale x 4 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 4 x half> @intrinsic_vfmerge_vvm_nxv4f16_nxv4f16_nxv4f16(<vscale x 4 x half> %0, <vscale x 4 x half> %1, <vscale x 4 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv4f16_nxv4f16_nxv4f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m1
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 4 x half> @llvm.riscv.vfmerge.nxv4f16.nxv4f16(
|
||||
<vscale x 4 x half> %0,
|
||||
<vscale x 4 x half> %1,
|
||||
<vscale x 4 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 4 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 4 x half> @llvm.riscv.vfmerge.nxv4f16.f16(
|
||||
<vscale x 4 x half>,
|
||||
half,
|
||||
<vscale x 4 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 4 x half> @intrinsic_vfmerge_vfm_nxv4f16_nxv4f16_f16(<vscale x 4 x half> %0, half %1, <vscale x 4 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv4f16_nxv4f16_f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m1
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 4 x half> @llvm.riscv.vfmerge.nxv4f16.f16(
|
||||
<vscale x 4 x half> %0,
|
||||
half %1,
|
||||
<vscale x 4 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 4 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 8 x half> @llvm.riscv.vfmerge.nxv8f16.nxv8f16(
|
||||
<vscale x 8 x half>,
|
||||
<vscale x 8 x half>,
|
||||
<vscale x 8 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 8 x half> @intrinsic_vfmerge_vvm_nxv8f16_nxv8f16_nxv8f16(<vscale x 8 x half> %0, <vscale x 8 x half> %1, <vscale x 8 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv8f16_nxv8f16_nxv8f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m2
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 8 x half> @llvm.riscv.vfmerge.nxv8f16.nxv8f16(
|
||||
<vscale x 8 x half> %0,
|
||||
<vscale x 8 x half> %1,
|
||||
<vscale x 8 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 8 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 8 x half> @llvm.riscv.vfmerge.nxv8f16.f16(
|
||||
<vscale x 8 x half>,
|
||||
half,
|
||||
<vscale x 8 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 8 x half> @intrinsic_vfmerge_vfm_nxv8f16_nxv8f16_f16(<vscale x 8 x half> %0, half %1, <vscale x 8 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv8f16_nxv8f16_f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m2
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 8 x half> @llvm.riscv.vfmerge.nxv8f16.f16(
|
||||
<vscale x 8 x half> %0,
|
||||
half %1,
|
||||
<vscale x 8 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 8 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 16 x half> @llvm.riscv.vfmerge.nxv16f16.nxv16f16(
|
||||
<vscale x 16 x half>,
|
||||
<vscale x 16 x half>,
|
||||
<vscale x 16 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 16 x half> @intrinsic_vfmerge_vvm_nxv16f16_nxv16f16_nxv16f16(<vscale x 16 x half> %0, <vscale x 16 x half> %1, <vscale x 16 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv16f16_nxv16f16_nxv16f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m4
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 16 x half> @llvm.riscv.vfmerge.nxv16f16.nxv16f16(
|
||||
<vscale x 16 x half> %0,
|
||||
<vscale x 16 x half> %1,
|
||||
<vscale x 16 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 16 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 16 x half> @llvm.riscv.vfmerge.nxv16f16.f16(
|
||||
<vscale x 16 x half>,
|
||||
half,
|
||||
<vscale x 16 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 16 x half> @intrinsic_vfmerge_vfm_nxv16f16_nxv16f16_f16(<vscale x 16 x half> %0, half %1, <vscale x 16 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv16f16_nxv16f16_f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m4
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 16 x half> @llvm.riscv.vfmerge.nxv16f16.f16(
|
||||
<vscale x 16 x half> %0,
|
||||
half %1,
|
||||
<vscale x 16 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 16 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 32 x half> @llvm.riscv.vfmerge.nxv32f16.nxv32f16(
|
||||
<vscale x 32 x half>,
|
||||
<vscale x 32 x half>,
|
||||
<vscale x 32 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 32 x half> @intrinsic_vfmerge_vvm_nxv32f16_nxv32f16_nxv32f16(<vscale x 32 x half> %0, <vscale x 32 x half> %1, <vscale x 32 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv32f16_nxv32f16_nxv32f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m8
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 32 x half> @llvm.riscv.vfmerge.nxv32f16.nxv32f16(
|
||||
<vscale x 32 x half> %0,
|
||||
<vscale x 32 x half> %1,
|
||||
<vscale x 32 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 32 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 32 x half> @llvm.riscv.vfmerge.nxv32f16.f16(
|
||||
<vscale x 32 x half>,
|
||||
half,
|
||||
<vscale x 32 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 32 x half> @intrinsic_vfmerge_vfm_nxv32f16_nxv32f16_f16(<vscale x 32 x half> %0, half %1, <vscale x 32 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv32f16_nxv32f16_f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m8
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 32 x half> @llvm.riscv.vfmerge.nxv32f16.f16(
|
||||
<vscale x 32 x half> %0,
|
||||
half %1,
|
||||
<vscale x 32 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 32 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 1 x float> @llvm.riscv.vfmerge.nxv1f32.nxv1f32(
|
||||
<vscale x 1 x float>,
|
||||
<vscale x 1 x float>,
|
||||
<vscale x 1 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 1 x float> @intrinsic_vfmerge_vvm_nxv1f32_nxv1f32_nxv1f32(<vscale x 1 x float> %0, <vscale x 1 x float> %1, <vscale x 1 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv1f32_nxv1f32_nxv1f32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,mf2
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 1 x float> @llvm.riscv.vfmerge.nxv1f32.nxv1f32(
|
||||
<vscale x 1 x float> %0,
|
||||
<vscale x 1 x float> %1,
|
||||
<vscale x 1 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 1 x float> %a
|
||||
}
|
||||
|
||||
declare <vscale x 1 x float> @llvm.riscv.vfmerge.nxv1f32.f32(
|
||||
<vscale x 1 x float>,
|
||||
float,
|
||||
<vscale x 1 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 1 x float> @intrinsic_vfmerge_vfm_nxv1f32_nxv1f32_f32(<vscale x 1 x float> %0, float %1, <vscale x 1 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv1f32_nxv1f32_f32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,mf2
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 1 x float> @llvm.riscv.vfmerge.nxv1f32.f32(
|
||||
<vscale x 1 x float> %0,
|
||||
float %1,
|
||||
<vscale x 1 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 1 x float> %a
|
||||
}
|
||||
|
||||
declare <vscale x 2 x float> @llvm.riscv.vfmerge.nxv2f32.nxv2f32(
|
||||
<vscale x 2 x float>,
|
||||
<vscale x 2 x float>,
|
||||
<vscale x 2 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 2 x float> @intrinsic_vfmerge_vvm_nxv2f32_nxv2f32_nxv2f32(<vscale x 2 x float> %0, <vscale x 2 x float> %1, <vscale x 2 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv2f32_nxv2f32_nxv2f32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m1
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 2 x float> @llvm.riscv.vfmerge.nxv2f32.nxv2f32(
|
||||
<vscale x 2 x float> %0,
|
||||
<vscale x 2 x float> %1,
|
||||
<vscale x 2 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 2 x float> %a
|
||||
}
|
||||
|
||||
declare <vscale x 2 x float> @llvm.riscv.vfmerge.nxv2f32.f32(
|
||||
<vscale x 2 x float>,
|
||||
float,
|
||||
<vscale x 2 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 2 x float> @intrinsic_vfmerge_vfm_nxv2f32_nxv2f32_f32(<vscale x 2 x float> %0, float %1, <vscale x 2 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv2f32_nxv2f32_f32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m1
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 2 x float> @llvm.riscv.vfmerge.nxv2f32.f32(
|
||||
<vscale x 2 x float> %0,
|
||||
float %1,
|
||||
<vscale x 2 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 2 x float> %a
|
||||
}
|
||||
|
||||
declare <vscale x 4 x float> @llvm.riscv.vfmerge.nxv4f32.nxv4f32(
|
||||
<vscale x 4 x float>,
|
||||
<vscale x 4 x float>,
|
||||
<vscale x 4 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 4 x float> @intrinsic_vfmerge_vvm_nxv4f32_nxv4f32_nxv4f32(<vscale x 4 x float> %0, <vscale x 4 x float> %1, <vscale x 4 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv4f32_nxv4f32_nxv4f32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m2
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 4 x float> @llvm.riscv.vfmerge.nxv4f32.nxv4f32(
|
||||
<vscale x 4 x float> %0,
|
||||
<vscale x 4 x float> %1,
|
||||
<vscale x 4 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 4 x float> %a
|
||||
}
|
||||
|
||||
declare <vscale x 4 x float> @llvm.riscv.vfmerge.nxv4f32.f32(
|
||||
<vscale x 4 x float>,
|
||||
float,
|
||||
<vscale x 4 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 4 x float> @intrinsic_vfmerge_vfm_nxv4f32_nxv4f32_f32(<vscale x 4 x float> %0, float %1, <vscale x 4 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv4f32_nxv4f32_f32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m2
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 4 x float> @llvm.riscv.vfmerge.nxv4f32.f32(
|
||||
<vscale x 4 x float> %0,
|
||||
float %1,
|
||||
<vscale x 4 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 4 x float> %a
|
||||
}
|
||||
|
||||
declare <vscale x 8 x float> @llvm.riscv.vfmerge.nxv8f32.nxv8f32(
|
||||
<vscale x 8 x float>,
|
||||
<vscale x 8 x float>,
|
||||
<vscale x 8 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 8 x float> @intrinsic_vfmerge_vvm_nxv8f32_nxv8f32_nxv8f32(<vscale x 8 x float> %0, <vscale x 8 x float> %1, <vscale x 8 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv8f32_nxv8f32_nxv8f32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m4
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 8 x float> @llvm.riscv.vfmerge.nxv8f32.nxv8f32(
|
||||
<vscale x 8 x float> %0,
|
||||
<vscale x 8 x float> %1,
|
||||
<vscale x 8 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 8 x float> %a
|
||||
}
|
||||
|
||||
declare <vscale x 8 x float> @llvm.riscv.vfmerge.nxv8f32.f32(
|
||||
<vscale x 8 x float>,
|
||||
float,
|
||||
<vscale x 8 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 8 x float> @intrinsic_vfmerge_vfm_nxv8f32_nxv8f32_f32(<vscale x 8 x float> %0, float %1, <vscale x 8 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv8f32_nxv8f32_f32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m4
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 8 x float> @llvm.riscv.vfmerge.nxv8f32.f32(
|
||||
<vscale x 8 x float> %0,
|
||||
float %1,
|
||||
<vscale x 8 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 8 x float> %a
|
||||
}
|
||||
|
||||
declare <vscale x 16 x float> @llvm.riscv.vfmerge.nxv16f32.nxv16f32(
|
||||
<vscale x 16 x float>,
|
||||
<vscale x 16 x float>,
|
||||
<vscale x 16 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 16 x float> @intrinsic_vfmerge_vvm_nxv16f32_nxv16f32_nxv16f32(<vscale x 16 x float> %0, <vscale x 16 x float> %1, <vscale x 16 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv16f32_nxv16f32_nxv16f32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m8
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 16 x float> @llvm.riscv.vfmerge.nxv16f32.nxv16f32(
|
||||
<vscale x 16 x float> %0,
|
||||
<vscale x 16 x float> %1,
|
||||
<vscale x 16 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 16 x float> %a
|
||||
}
|
||||
|
||||
declare <vscale x 16 x float> @llvm.riscv.vfmerge.nxv16f32.f32(
|
||||
<vscale x 16 x float>,
|
||||
float,
|
||||
<vscale x 16 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 16 x float> @intrinsic_vfmerge_vfm_nxv16f32_nxv16f32_f32(<vscale x 16 x float> %0, float %1, <vscale x 16 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv16f32_nxv16f32_f32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m8
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 16 x float> @llvm.riscv.vfmerge.nxv16f32.f32(
|
||||
<vscale x 16 x float> %0,
|
||||
float %1,
|
||||
<vscale x 16 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 16 x float> %a
|
||||
}
|
||||
601
test/CodeGen/RISCV/rvv/vfmerge-rv64.ll
Normal file
601
test/CodeGen/RISCV/rvv/vfmerge-rv64.ll
Normal file
@ -0,0 +1,601 @@
|
||||
; RUN: llc -mtriple=riscv64 -mattr=+experimental-v,+d,+experimental-zfh -verify-machineinstrs \
|
||||
; RUN: --riscv-no-aliases < %s | FileCheck %s
|
||||
declare <vscale x 1 x half> @llvm.riscv.vfmerge.nxv1f16.nxv1f16(
|
||||
<vscale x 1 x half>,
|
||||
<vscale x 1 x half>,
|
||||
<vscale x 1 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 1 x half> @intrinsic_vfmerge_vvm_nxv1f16_nxv1f16_nxv1f16(<vscale x 1 x half> %0, <vscale x 1 x half> %1, <vscale x 1 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv1f16_nxv1f16_nxv1f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,mf4
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 1 x half> @llvm.riscv.vfmerge.nxv1f16.nxv1f16(
|
||||
<vscale x 1 x half> %0,
|
||||
<vscale x 1 x half> %1,
|
||||
<vscale x 1 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 1 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 1 x half> @llvm.riscv.vfmerge.nxv1f16.f16(
|
||||
<vscale x 1 x half>,
|
||||
half,
|
||||
<vscale x 1 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 1 x half> @intrinsic_vfmerge_vfm_nxv1f16_nxv1f16_f16(<vscale x 1 x half> %0, half %1, <vscale x 1 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv1f16_nxv1f16_f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,mf4
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 1 x half> @llvm.riscv.vfmerge.nxv1f16.f16(
|
||||
<vscale x 1 x half> %0,
|
||||
half %1,
|
||||
<vscale x 1 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 1 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 2 x half> @llvm.riscv.vfmerge.nxv2f16.nxv2f16(
|
||||
<vscale x 2 x half>,
|
||||
<vscale x 2 x half>,
|
||||
<vscale x 2 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 2 x half> @intrinsic_vfmerge_vvm_nxv2f16_nxv2f16_nxv2f16(<vscale x 2 x half> %0, <vscale x 2 x half> %1, <vscale x 2 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv2f16_nxv2f16_nxv2f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,mf2
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 2 x half> @llvm.riscv.vfmerge.nxv2f16.nxv2f16(
|
||||
<vscale x 2 x half> %0,
|
||||
<vscale x 2 x half> %1,
|
||||
<vscale x 2 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 2 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 2 x half> @llvm.riscv.vfmerge.nxv2f16.f16(
|
||||
<vscale x 2 x half>,
|
||||
half,
|
||||
<vscale x 2 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 2 x half> @intrinsic_vfmerge_vfm_nxv2f16_nxv2f16_f16(<vscale x 2 x half> %0, half %1, <vscale x 2 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv2f16_nxv2f16_f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,mf2
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 2 x half> @llvm.riscv.vfmerge.nxv2f16.f16(
|
||||
<vscale x 2 x half> %0,
|
||||
half %1,
|
||||
<vscale x 2 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 2 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 4 x half> @llvm.riscv.vfmerge.nxv4f16.nxv4f16(
|
||||
<vscale x 4 x half>,
|
||||
<vscale x 4 x half>,
|
||||
<vscale x 4 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 4 x half> @intrinsic_vfmerge_vvm_nxv4f16_nxv4f16_nxv4f16(<vscale x 4 x half> %0, <vscale x 4 x half> %1, <vscale x 4 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv4f16_nxv4f16_nxv4f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m1
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 4 x half> @llvm.riscv.vfmerge.nxv4f16.nxv4f16(
|
||||
<vscale x 4 x half> %0,
|
||||
<vscale x 4 x half> %1,
|
||||
<vscale x 4 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 4 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 4 x half> @llvm.riscv.vfmerge.nxv4f16.f16(
|
||||
<vscale x 4 x half>,
|
||||
half,
|
||||
<vscale x 4 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 4 x half> @intrinsic_vfmerge_vfm_nxv4f16_nxv4f16_f16(<vscale x 4 x half> %0, half %1, <vscale x 4 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv4f16_nxv4f16_f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m1
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 4 x half> @llvm.riscv.vfmerge.nxv4f16.f16(
|
||||
<vscale x 4 x half> %0,
|
||||
half %1,
|
||||
<vscale x 4 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 4 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 8 x half> @llvm.riscv.vfmerge.nxv8f16.nxv8f16(
|
||||
<vscale x 8 x half>,
|
||||
<vscale x 8 x half>,
|
||||
<vscale x 8 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 8 x half> @intrinsic_vfmerge_vvm_nxv8f16_nxv8f16_nxv8f16(<vscale x 8 x half> %0, <vscale x 8 x half> %1, <vscale x 8 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv8f16_nxv8f16_nxv8f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m2
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 8 x half> @llvm.riscv.vfmerge.nxv8f16.nxv8f16(
|
||||
<vscale x 8 x half> %0,
|
||||
<vscale x 8 x half> %1,
|
||||
<vscale x 8 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 8 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 8 x half> @llvm.riscv.vfmerge.nxv8f16.f16(
|
||||
<vscale x 8 x half>,
|
||||
half,
|
||||
<vscale x 8 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 8 x half> @intrinsic_vfmerge_vfm_nxv8f16_nxv8f16_f16(<vscale x 8 x half> %0, half %1, <vscale x 8 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv8f16_nxv8f16_f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m2
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 8 x half> @llvm.riscv.vfmerge.nxv8f16.f16(
|
||||
<vscale x 8 x half> %0,
|
||||
half %1,
|
||||
<vscale x 8 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 8 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 16 x half> @llvm.riscv.vfmerge.nxv16f16.nxv16f16(
|
||||
<vscale x 16 x half>,
|
||||
<vscale x 16 x half>,
|
||||
<vscale x 16 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 16 x half> @intrinsic_vfmerge_vvm_nxv16f16_nxv16f16_nxv16f16(<vscale x 16 x half> %0, <vscale x 16 x half> %1, <vscale x 16 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv16f16_nxv16f16_nxv16f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m4
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 16 x half> @llvm.riscv.vfmerge.nxv16f16.nxv16f16(
|
||||
<vscale x 16 x half> %0,
|
||||
<vscale x 16 x half> %1,
|
||||
<vscale x 16 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 16 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 16 x half> @llvm.riscv.vfmerge.nxv16f16.f16(
|
||||
<vscale x 16 x half>,
|
||||
half,
|
||||
<vscale x 16 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 16 x half> @intrinsic_vfmerge_vfm_nxv16f16_nxv16f16_f16(<vscale x 16 x half> %0, half %1, <vscale x 16 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv16f16_nxv16f16_f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m4
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 16 x half> @llvm.riscv.vfmerge.nxv16f16.f16(
|
||||
<vscale x 16 x half> %0,
|
||||
half %1,
|
||||
<vscale x 16 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 16 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 32 x half> @llvm.riscv.vfmerge.nxv32f16.nxv32f16(
|
||||
<vscale x 32 x half>,
|
||||
<vscale x 32 x half>,
|
||||
<vscale x 32 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 32 x half> @intrinsic_vfmerge_vvm_nxv32f16_nxv32f16_nxv32f16(<vscale x 32 x half> %0, <vscale x 32 x half> %1, <vscale x 32 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv32f16_nxv32f16_nxv32f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m8
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 32 x half> @llvm.riscv.vfmerge.nxv32f16.nxv32f16(
|
||||
<vscale x 32 x half> %0,
|
||||
<vscale x 32 x half> %1,
|
||||
<vscale x 32 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 32 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 32 x half> @llvm.riscv.vfmerge.nxv32f16.f16(
|
||||
<vscale x 32 x half>,
|
||||
half,
|
||||
<vscale x 32 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 32 x half> @intrinsic_vfmerge_vfm_nxv32f16_nxv32f16_f16(<vscale x 32 x half> %0, half %1, <vscale x 32 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv32f16_nxv32f16_f16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m8
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 32 x half> @llvm.riscv.vfmerge.nxv32f16.f16(
|
||||
<vscale x 32 x half> %0,
|
||||
half %1,
|
||||
<vscale x 32 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 32 x half> %a
|
||||
}
|
||||
|
||||
declare <vscale x 1 x float> @llvm.riscv.vfmerge.nxv1f32.nxv1f32(
|
||||
<vscale x 1 x float>,
|
||||
<vscale x 1 x float>,
|
||||
<vscale x 1 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 1 x float> @intrinsic_vfmerge_vvm_nxv1f32_nxv1f32_nxv1f32(<vscale x 1 x float> %0, <vscale x 1 x float> %1, <vscale x 1 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv1f32_nxv1f32_nxv1f32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,mf2
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 1 x float> @llvm.riscv.vfmerge.nxv1f32.nxv1f32(
|
||||
<vscale x 1 x float> %0,
|
||||
<vscale x 1 x float> %1,
|
||||
<vscale x 1 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 1 x float> %a
|
||||
}
|
||||
|
||||
declare <vscale x 1 x float> @llvm.riscv.vfmerge.nxv1f32.f32(
|
||||
<vscale x 1 x float>,
|
||||
float,
|
||||
<vscale x 1 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 1 x float> @intrinsic_vfmerge_vfm_nxv1f32_nxv1f32_f32(<vscale x 1 x float> %0, float %1, <vscale x 1 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv1f32_nxv1f32_f32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,mf2
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 1 x float> @llvm.riscv.vfmerge.nxv1f32.f32(
|
||||
<vscale x 1 x float> %0,
|
||||
float %1,
|
||||
<vscale x 1 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 1 x float> %a
|
||||
}
|
||||
|
||||
declare <vscale x 2 x float> @llvm.riscv.vfmerge.nxv2f32.nxv2f32(
|
||||
<vscale x 2 x float>,
|
||||
<vscale x 2 x float>,
|
||||
<vscale x 2 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 2 x float> @intrinsic_vfmerge_vvm_nxv2f32_nxv2f32_nxv2f32(<vscale x 2 x float> %0, <vscale x 2 x float> %1, <vscale x 2 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv2f32_nxv2f32_nxv2f32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m1
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 2 x float> @llvm.riscv.vfmerge.nxv2f32.nxv2f32(
|
||||
<vscale x 2 x float> %0,
|
||||
<vscale x 2 x float> %1,
|
||||
<vscale x 2 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 2 x float> %a
|
||||
}
|
||||
|
||||
declare <vscale x 2 x float> @llvm.riscv.vfmerge.nxv2f32.f32(
|
||||
<vscale x 2 x float>,
|
||||
float,
|
||||
<vscale x 2 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 2 x float> @intrinsic_vfmerge_vfm_nxv2f32_nxv2f32_f32(<vscale x 2 x float> %0, float %1, <vscale x 2 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv2f32_nxv2f32_f32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m1
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 2 x float> @llvm.riscv.vfmerge.nxv2f32.f32(
|
||||
<vscale x 2 x float> %0,
|
||||
float %1,
|
||||
<vscale x 2 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 2 x float> %a
|
||||
}
|
||||
|
||||
declare <vscale x 4 x float> @llvm.riscv.vfmerge.nxv4f32.nxv4f32(
|
||||
<vscale x 4 x float>,
|
||||
<vscale x 4 x float>,
|
||||
<vscale x 4 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 4 x float> @intrinsic_vfmerge_vvm_nxv4f32_nxv4f32_nxv4f32(<vscale x 4 x float> %0, <vscale x 4 x float> %1, <vscale x 4 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv4f32_nxv4f32_nxv4f32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m2
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 4 x float> @llvm.riscv.vfmerge.nxv4f32.nxv4f32(
|
||||
<vscale x 4 x float> %0,
|
||||
<vscale x 4 x float> %1,
|
||||
<vscale x 4 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 4 x float> %a
|
||||
}
|
||||
|
||||
declare <vscale x 4 x float> @llvm.riscv.vfmerge.nxv4f32.f32(
|
||||
<vscale x 4 x float>,
|
||||
float,
|
||||
<vscale x 4 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 4 x float> @intrinsic_vfmerge_vfm_nxv4f32_nxv4f32_f32(<vscale x 4 x float> %0, float %1, <vscale x 4 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv4f32_nxv4f32_f32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m2
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 4 x float> @llvm.riscv.vfmerge.nxv4f32.f32(
|
||||
<vscale x 4 x float> %0,
|
||||
float %1,
|
||||
<vscale x 4 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 4 x float> %a
|
||||
}
|
||||
|
||||
declare <vscale x 8 x float> @llvm.riscv.vfmerge.nxv8f32.nxv8f32(
|
||||
<vscale x 8 x float>,
|
||||
<vscale x 8 x float>,
|
||||
<vscale x 8 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 8 x float> @intrinsic_vfmerge_vvm_nxv8f32_nxv8f32_nxv8f32(<vscale x 8 x float> %0, <vscale x 8 x float> %1, <vscale x 8 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv8f32_nxv8f32_nxv8f32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m4
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 8 x float> @llvm.riscv.vfmerge.nxv8f32.nxv8f32(
|
||||
<vscale x 8 x float> %0,
|
||||
<vscale x 8 x float> %1,
|
||||
<vscale x 8 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 8 x float> %a
|
||||
}
|
||||
|
||||
declare <vscale x 8 x float> @llvm.riscv.vfmerge.nxv8f32.f32(
|
||||
<vscale x 8 x float>,
|
||||
float,
|
||||
<vscale x 8 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 8 x float> @intrinsic_vfmerge_vfm_nxv8f32_nxv8f32_f32(<vscale x 8 x float> %0, float %1, <vscale x 8 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv8f32_nxv8f32_f32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m4
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 8 x float> @llvm.riscv.vfmerge.nxv8f32.f32(
|
||||
<vscale x 8 x float> %0,
|
||||
float %1,
|
||||
<vscale x 8 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 8 x float> %a
|
||||
}
|
||||
|
||||
declare <vscale x 16 x float> @llvm.riscv.vfmerge.nxv16f32.nxv16f32(
|
||||
<vscale x 16 x float>,
|
||||
<vscale x 16 x float>,
|
||||
<vscale x 16 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 16 x float> @intrinsic_vfmerge_vvm_nxv16f32_nxv16f32_nxv16f32(<vscale x 16 x float> %0, <vscale x 16 x float> %1, <vscale x 16 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv16f32_nxv16f32_nxv16f32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m8
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 16 x float> @llvm.riscv.vfmerge.nxv16f32.nxv16f32(
|
||||
<vscale x 16 x float> %0,
|
||||
<vscale x 16 x float> %1,
|
||||
<vscale x 16 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 16 x float> %a
|
||||
}
|
||||
|
||||
declare <vscale x 16 x float> @llvm.riscv.vfmerge.nxv16f32.f32(
|
||||
<vscale x 16 x float>,
|
||||
float,
|
||||
<vscale x 16 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 16 x float> @intrinsic_vfmerge_vfm_nxv16f32_nxv16f32_f32(<vscale x 16 x float> %0, float %1, <vscale x 16 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv16f32_nxv16f32_f32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m8
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 16 x float> @llvm.riscv.vfmerge.nxv16f32.f32(
|
||||
<vscale x 16 x float> %0,
|
||||
float %1,
|
||||
<vscale x 16 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 16 x float> %a
|
||||
}
|
||||
|
||||
declare <vscale x 1 x double> @llvm.riscv.vfmerge.nxv1f64.nxv1f64(
|
||||
<vscale x 1 x double>,
|
||||
<vscale x 1 x double>,
|
||||
<vscale x 1 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 1 x double> @intrinsic_vfmerge_vvm_nxv1f64_nxv1f64_nxv1f64(<vscale x 1 x double> %0, <vscale x 1 x double> %1, <vscale x 1 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv1f64_nxv1f64_nxv1f64
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e64,m1
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 1 x double> @llvm.riscv.vfmerge.nxv1f64.nxv1f64(
|
||||
<vscale x 1 x double> %0,
|
||||
<vscale x 1 x double> %1,
|
||||
<vscale x 1 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 1 x double> %a
|
||||
}
|
||||
|
||||
declare <vscale x 1 x double> @llvm.riscv.vfmerge.nxv1f64.f64(
|
||||
<vscale x 1 x double>,
|
||||
double,
|
||||
<vscale x 1 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 1 x double> @intrinsic_vfmerge_vfm_nxv1f64_nxv1f64_f64(<vscale x 1 x double> %0, double %1, <vscale x 1 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv1f64_nxv1f64_f64
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e64,m1
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 1 x double> @llvm.riscv.vfmerge.nxv1f64.f64(
|
||||
<vscale x 1 x double> %0,
|
||||
double %1,
|
||||
<vscale x 1 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 1 x double> %a
|
||||
}
|
||||
|
||||
declare <vscale x 2 x double> @llvm.riscv.vfmerge.nxv2f64.nxv2f64(
|
||||
<vscale x 2 x double>,
|
||||
<vscale x 2 x double>,
|
||||
<vscale x 2 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 2 x double> @intrinsic_vfmerge_vvm_nxv2f64_nxv2f64_nxv2f64(<vscale x 2 x double> %0, <vscale x 2 x double> %1, <vscale x 2 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv2f64_nxv2f64_nxv2f64
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e64,m2
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 2 x double> @llvm.riscv.vfmerge.nxv2f64.nxv2f64(
|
||||
<vscale x 2 x double> %0,
|
||||
<vscale x 2 x double> %1,
|
||||
<vscale x 2 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 2 x double> %a
|
||||
}
|
||||
|
||||
declare <vscale x 2 x double> @llvm.riscv.vfmerge.nxv2f64.f64(
|
||||
<vscale x 2 x double>,
|
||||
double,
|
||||
<vscale x 2 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 2 x double> @intrinsic_vfmerge_vfm_nxv2f64_nxv2f64_f64(<vscale x 2 x double> %0, double %1, <vscale x 2 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv2f64_nxv2f64_f64
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e64,m2
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 2 x double> @llvm.riscv.vfmerge.nxv2f64.f64(
|
||||
<vscale x 2 x double> %0,
|
||||
double %1,
|
||||
<vscale x 2 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 2 x double> %a
|
||||
}
|
||||
|
||||
declare <vscale x 4 x double> @llvm.riscv.vfmerge.nxv4f64.nxv4f64(
|
||||
<vscale x 4 x double>,
|
||||
<vscale x 4 x double>,
|
||||
<vscale x 4 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 4 x double> @intrinsic_vfmerge_vvm_nxv4f64_nxv4f64_nxv4f64(<vscale x 4 x double> %0, <vscale x 4 x double> %1, <vscale x 4 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv4f64_nxv4f64_nxv4f64
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e64,m4
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 4 x double> @llvm.riscv.vfmerge.nxv4f64.nxv4f64(
|
||||
<vscale x 4 x double> %0,
|
||||
<vscale x 4 x double> %1,
|
||||
<vscale x 4 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 4 x double> %a
|
||||
}
|
||||
|
||||
declare <vscale x 4 x double> @llvm.riscv.vfmerge.nxv4f64.f64(
|
||||
<vscale x 4 x double>,
|
||||
double,
|
||||
<vscale x 4 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 4 x double> @intrinsic_vfmerge_vfm_nxv4f64_nxv4f64_f64(<vscale x 4 x double> %0, double %1, <vscale x 4 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv4f64_nxv4f64_f64
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e64,m4
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 4 x double> @llvm.riscv.vfmerge.nxv4f64.f64(
|
||||
<vscale x 4 x double> %0,
|
||||
double %1,
|
||||
<vscale x 4 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 4 x double> %a
|
||||
}
|
||||
|
||||
declare <vscale x 8 x double> @llvm.riscv.vfmerge.nxv8f64.nxv8f64(
|
||||
<vscale x 8 x double>,
|
||||
<vscale x 8 x double>,
|
||||
<vscale x 8 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 8 x double> @intrinsic_vfmerge_vvm_nxv8f64_nxv8f64_nxv8f64(<vscale x 8 x double> %0, <vscale x 8 x double> %1, <vscale x 8 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv8f64_nxv8f64_nxv8f64
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e64,m8
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 8 x double> @llvm.riscv.vfmerge.nxv8f64.nxv8f64(
|
||||
<vscale x 8 x double> %0,
|
||||
<vscale x 8 x double> %1,
|
||||
<vscale x 8 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 8 x double> %a
|
||||
}
|
||||
|
||||
declare <vscale x 8 x double> @llvm.riscv.vfmerge.nxv8f64.f64(
|
||||
<vscale x 8 x double>,
|
||||
double,
|
||||
<vscale x 8 x i1>,
|
||||
i64);
|
||||
|
||||
define <vscale x 8 x double> @intrinsic_vfmerge_vfm_nxv8f64_nxv8f64_f64(<vscale x 8 x double> %0, double %1, <vscale x 8 x i1> %2, i64 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv8f64_nxv8f64_f64
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e64,m8
|
||||
; CHECK: vfmerge.vfm {{v[0-9]+}}, {{v[0-9]+}}, {{ft[0-9]+}}, v0
|
||||
%a = call <vscale x 8 x double> @llvm.riscv.vfmerge.nxv8f64.f64(
|
||||
<vscale x 8 x double> %0,
|
||||
double %1,
|
||||
<vscale x 8 x i1> %2,
|
||||
i64 %3)
|
||||
|
||||
ret <vscale x 8 x double> %a
|
||||
}
|
||||
973
test/CodeGen/RISCV/rvv/vmerge-rv32.ll
Normal file
973
test/CodeGen/RISCV/rvv/vmerge-rv32.ll
Normal file
@ -0,0 +1,973 @@
|
||||
; RUN: llc -mtriple=riscv32 -mattr=+experimental-v,+f -verify-machineinstrs \
|
||||
; RUN: --riscv-no-aliases < %s | FileCheck %s
|
||||
declare <vscale x 1 x i8> @llvm.riscv.vmerge.nxv1i8.nxv1i8(
|
||||
<vscale x 1 x i8>,
|
||||
<vscale x 1 x i8>,
|
||||
<vscale x 1 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 1 x i8> @intrinsic_vmerge_vvm_nxv1i8_nxv1i8_nxv1i8(<vscale x 1 x i8> %0, <vscale x 1 x i8> %1, <vscale x 1 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vvm_nxv1i8_nxv1i8_nxv1i8
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e8,mf8
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 1 x i8> @llvm.riscv.vmerge.nxv1i8.nxv1i8(
|
||||
<vscale x 1 x i8> %0,
|
||||
<vscale x 1 x i8> %1,
|
||||
<vscale x 1 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 1 x i8> %a
|
||||
}
|
||||
|
||||
declare <vscale x 2 x i8> @llvm.riscv.vmerge.nxv2i8.nxv2i8(
|
||||
<vscale x 2 x i8>,
|
||||
<vscale x 2 x i8>,
|
||||
<vscale x 2 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 2 x i8> @intrinsic_vmerge_vvm_nxv2i8_nxv2i8_nxv2i8(<vscale x 2 x i8> %0, <vscale x 2 x i8> %1, <vscale x 2 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vvm_nxv2i8_nxv2i8_nxv2i8
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e8,mf4
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 2 x i8> @llvm.riscv.vmerge.nxv2i8.nxv2i8(
|
||||
<vscale x 2 x i8> %0,
|
||||
<vscale x 2 x i8> %1,
|
||||
<vscale x 2 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 2 x i8> %a
|
||||
}
|
||||
|
||||
declare <vscale x 4 x i8> @llvm.riscv.vmerge.nxv4i8.nxv4i8(
|
||||
<vscale x 4 x i8>,
|
||||
<vscale x 4 x i8>,
|
||||
<vscale x 4 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 4 x i8> @intrinsic_vmerge_vvm_nxv4i8_nxv4i8_nxv4i8(<vscale x 4 x i8> %0, <vscale x 4 x i8> %1, <vscale x 4 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vvm_nxv4i8_nxv4i8_nxv4i8
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e8,mf2
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 4 x i8> @llvm.riscv.vmerge.nxv4i8.nxv4i8(
|
||||
<vscale x 4 x i8> %0,
|
||||
<vscale x 4 x i8> %1,
|
||||
<vscale x 4 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 4 x i8> %a
|
||||
}
|
||||
|
||||
declare <vscale x 8 x i8> @llvm.riscv.vmerge.nxv8i8.nxv8i8(
|
||||
<vscale x 8 x i8>,
|
||||
<vscale x 8 x i8>,
|
||||
<vscale x 8 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 8 x i8> @intrinsic_vmerge_vvm_nxv8i8_nxv8i8_nxv8i8(<vscale x 8 x i8> %0, <vscale x 8 x i8> %1, <vscale x 8 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vvm_nxv8i8_nxv8i8_nxv8i8
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e8,m1
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 8 x i8> @llvm.riscv.vmerge.nxv8i8.nxv8i8(
|
||||
<vscale x 8 x i8> %0,
|
||||
<vscale x 8 x i8> %1,
|
||||
<vscale x 8 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 8 x i8> %a
|
||||
}
|
||||
|
||||
declare <vscale x 16 x i8> @llvm.riscv.vmerge.nxv16i8.nxv16i8(
|
||||
<vscale x 16 x i8>,
|
||||
<vscale x 16 x i8>,
|
||||
<vscale x 16 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 16 x i8> @intrinsic_vmerge_vvm_nxv16i8_nxv16i8_nxv16i8(<vscale x 16 x i8> %0, <vscale x 16 x i8> %1, <vscale x 16 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vvm_nxv16i8_nxv16i8_nxv16i8
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e8,m2
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 16 x i8> @llvm.riscv.vmerge.nxv16i8.nxv16i8(
|
||||
<vscale x 16 x i8> %0,
|
||||
<vscale x 16 x i8> %1,
|
||||
<vscale x 16 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 16 x i8> %a
|
||||
}
|
||||
|
||||
declare <vscale x 32 x i8> @llvm.riscv.vmerge.nxv32i8.nxv32i8(
|
||||
<vscale x 32 x i8>,
|
||||
<vscale x 32 x i8>,
|
||||
<vscale x 32 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 32 x i8> @intrinsic_vmerge_vvm_nxv32i8_nxv32i8_nxv32i8(<vscale x 32 x i8> %0, <vscale x 32 x i8> %1, <vscale x 32 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vvm_nxv32i8_nxv32i8_nxv32i8
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e8,m4
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 32 x i8> @llvm.riscv.vmerge.nxv32i8.nxv32i8(
|
||||
<vscale x 32 x i8> %0,
|
||||
<vscale x 32 x i8> %1,
|
||||
<vscale x 32 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 32 x i8> %a
|
||||
}
|
||||
|
||||
declare <vscale x 64 x i8> @llvm.riscv.vmerge.nxv64i8.nxv64i8(
|
||||
<vscale x 64 x i8>,
|
||||
<vscale x 64 x i8>,
|
||||
<vscale x 64 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 64 x i8> @intrinsic_vmerge_vvm_nxv64i8_nxv64i8_nxv64i8(<vscale x 64 x i8> %0, <vscale x 64 x i8> %1, <vscale x 64 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vvm_nxv64i8_nxv64i8_nxv64i8
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e8,m8
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 64 x i8> @llvm.riscv.vmerge.nxv64i8.nxv64i8(
|
||||
<vscale x 64 x i8> %0,
|
||||
<vscale x 64 x i8> %1,
|
||||
<vscale x 64 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 64 x i8> %a
|
||||
}
|
||||
|
||||
declare <vscale x 1 x i16> @llvm.riscv.vmerge.nxv1i16.nxv1i16(
|
||||
<vscale x 1 x i16>,
|
||||
<vscale x 1 x i16>,
|
||||
<vscale x 1 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 1 x i16> @intrinsic_vmerge_vvm_nxv1i16_nxv1i16_nxv1i16(<vscale x 1 x i16> %0, <vscale x 1 x i16> %1, <vscale x 1 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vvm_nxv1i16_nxv1i16_nxv1i16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,mf4
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 1 x i16> @llvm.riscv.vmerge.nxv1i16.nxv1i16(
|
||||
<vscale x 1 x i16> %0,
|
||||
<vscale x 1 x i16> %1,
|
||||
<vscale x 1 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 1 x i16> %a
|
||||
}
|
||||
|
||||
declare <vscale x 2 x i16> @llvm.riscv.vmerge.nxv2i16.nxv2i16(
|
||||
<vscale x 2 x i16>,
|
||||
<vscale x 2 x i16>,
|
||||
<vscale x 2 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 2 x i16> @intrinsic_vmerge_vvm_nxv2i16_nxv2i16_nxv2i16(<vscale x 2 x i16> %0, <vscale x 2 x i16> %1, <vscale x 2 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vvm_nxv2i16_nxv2i16_nxv2i16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,mf2
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 2 x i16> @llvm.riscv.vmerge.nxv2i16.nxv2i16(
|
||||
<vscale x 2 x i16> %0,
|
||||
<vscale x 2 x i16> %1,
|
||||
<vscale x 2 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 2 x i16> %a
|
||||
}
|
||||
|
||||
declare <vscale x 4 x i16> @llvm.riscv.vmerge.nxv4i16.nxv4i16(
|
||||
<vscale x 4 x i16>,
|
||||
<vscale x 4 x i16>,
|
||||
<vscale x 4 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 4 x i16> @intrinsic_vmerge_vvm_nxv4i16_nxv4i16_nxv4i16(<vscale x 4 x i16> %0, <vscale x 4 x i16> %1, <vscale x 4 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vvm_nxv4i16_nxv4i16_nxv4i16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m1
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 4 x i16> @llvm.riscv.vmerge.nxv4i16.nxv4i16(
|
||||
<vscale x 4 x i16> %0,
|
||||
<vscale x 4 x i16> %1,
|
||||
<vscale x 4 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 4 x i16> %a
|
||||
}
|
||||
|
||||
declare <vscale x 8 x i16> @llvm.riscv.vmerge.nxv8i16.nxv8i16(
|
||||
<vscale x 8 x i16>,
|
||||
<vscale x 8 x i16>,
|
||||
<vscale x 8 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 8 x i16> @intrinsic_vmerge_vvm_nxv8i16_nxv8i16_nxv8i16(<vscale x 8 x i16> %0, <vscale x 8 x i16> %1, <vscale x 8 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vvm_nxv8i16_nxv8i16_nxv8i16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m2
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 8 x i16> @llvm.riscv.vmerge.nxv8i16.nxv8i16(
|
||||
<vscale x 8 x i16> %0,
|
||||
<vscale x 8 x i16> %1,
|
||||
<vscale x 8 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 8 x i16> %a
|
||||
}
|
||||
|
||||
declare <vscale x 16 x i16> @llvm.riscv.vmerge.nxv16i16.nxv16i16(
|
||||
<vscale x 16 x i16>,
|
||||
<vscale x 16 x i16>,
|
||||
<vscale x 16 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 16 x i16> @intrinsic_vmerge_vvm_nxv16i16_nxv16i16_nxv16i16(<vscale x 16 x i16> %0, <vscale x 16 x i16> %1, <vscale x 16 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vvm_nxv16i16_nxv16i16_nxv16i16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m4
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 16 x i16> @llvm.riscv.vmerge.nxv16i16.nxv16i16(
|
||||
<vscale x 16 x i16> %0,
|
||||
<vscale x 16 x i16> %1,
|
||||
<vscale x 16 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 16 x i16> %a
|
||||
}
|
||||
|
||||
declare <vscale x 32 x i16> @llvm.riscv.vmerge.nxv32i16.nxv32i16(
|
||||
<vscale x 32 x i16>,
|
||||
<vscale x 32 x i16>,
|
||||
<vscale x 32 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 32 x i16> @intrinsic_vmerge_vvm_nxv32i16_nxv32i16_nxv32i16(<vscale x 32 x i16> %0, <vscale x 32 x i16> %1, <vscale x 32 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vvm_nxv32i16_nxv32i16_nxv32i16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m8
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 32 x i16> @llvm.riscv.vmerge.nxv32i16.nxv32i16(
|
||||
<vscale x 32 x i16> %0,
|
||||
<vscale x 32 x i16> %1,
|
||||
<vscale x 32 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 32 x i16> %a
|
||||
}
|
||||
|
||||
declare <vscale x 1 x i32> @llvm.riscv.vmerge.nxv1i32.nxv1i32(
|
||||
<vscale x 1 x i32>,
|
||||
<vscale x 1 x i32>,
|
||||
<vscale x 1 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 1 x i32> @intrinsic_vmerge_vvm_nxv1i32_nxv1i32_nxv1i32(<vscale x 1 x i32> %0, <vscale x 1 x i32> %1, <vscale x 1 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vvm_nxv1i32_nxv1i32_nxv1i32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,mf2
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 1 x i32> @llvm.riscv.vmerge.nxv1i32.nxv1i32(
|
||||
<vscale x 1 x i32> %0,
|
||||
<vscale x 1 x i32> %1,
|
||||
<vscale x 1 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 1 x i32> %a
|
||||
}
|
||||
|
||||
declare <vscale x 2 x i32> @llvm.riscv.vmerge.nxv2i32.nxv2i32(
|
||||
<vscale x 2 x i32>,
|
||||
<vscale x 2 x i32>,
|
||||
<vscale x 2 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 2 x i32> @intrinsic_vmerge_vvm_nxv2i32_nxv2i32_nxv2i32(<vscale x 2 x i32> %0, <vscale x 2 x i32> %1, <vscale x 2 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vvm_nxv2i32_nxv2i32_nxv2i32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m1
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 2 x i32> @llvm.riscv.vmerge.nxv2i32.nxv2i32(
|
||||
<vscale x 2 x i32> %0,
|
||||
<vscale x 2 x i32> %1,
|
||||
<vscale x 2 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 2 x i32> %a
|
||||
}
|
||||
|
||||
declare <vscale x 4 x i32> @llvm.riscv.vmerge.nxv4i32.nxv4i32(
|
||||
<vscale x 4 x i32>,
|
||||
<vscale x 4 x i32>,
|
||||
<vscale x 4 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 4 x i32> @intrinsic_vmerge_vvm_nxv4i32_nxv4i32_nxv4i32(<vscale x 4 x i32> %0, <vscale x 4 x i32> %1, <vscale x 4 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vvm_nxv4i32_nxv4i32_nxv4i32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m2
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 4 x i32> @llvm.riscv.vmerge.nxv4i32.nxv4i32(
|
||||
<vscale x 4 x i32> %0,
|
||||
<vscale x 4 x i32> %1,
|
||||
<vscale x 4 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 4 x i32> %a
|
||||
}
|
||||
|
||||
declare <vscale x 8 x i32> @llvm.riscv.vmerge.nxv8i32.nxv8i32(
|
||||
<vscale x 8 x i32>,
|
||||
<vscale x 8 x i32>,
|
||||
<vscale x 8 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 8 x i32> @intrinsic_vmerge_vvm_nxv8i32_nxv8i32_nxv8i32(<vscale x 8 x i32> %0, <vscale x 8 x i32> %1, <vscale x 8 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vvm_nxv8i32_nxv8i32_nxv8i32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m4
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 8 x i32> @llvm.riscv.vmerge.nxv8i32.nxv8i32(
|
||||
<vscale x 8 x i32> %0,
|
||||
<vscale x 8 x i32> %1,
|
||||
<vscale x 8 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 8 x i32> %a
|
||||
}
|
||||
|
||||
declare <vscale x 16 x i32> @llvm.riscv.vmerge.nxv16i32.nxv16i32(
|
||||
<vscale x 16 x i32>,
|
||||
<vscale x 16 x i32>,
|
||||
<vscale x 16 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 16 x i32> @intrinsic_vmerge_vvm_nxv16i32_nxv16i32_nxv16i32(<vscale x 16 x i32> %0, <vscale x 16 x i32> %1, <vscale x 16 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vvm_nxv16i32_nxv16i32_nxv16i32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m8
|
||||
; CHECK: vmerge.vvm {{v[0-9]+}}, {{v[0-9]+}}, {{v[0-9]+}}, v0
|
||||
%a = call <vscale x 16 x i32> @llvm.riscv.vmerge.nxv16i32.nxv16i32(
|
||||
<vscale x 16 x i32> %0,
|
||||
<vscale x 16 x i32> %1,
|
||||
<vscale x 16 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 16 x i32> %a
|
||||
}
|
||||
|
||||
declare <vscale x 1 x i8> @llvm.riscv.vmerge.nxv1i8.i8(
|
||||
<vscale x 1 x i8>,
|
||||
i8,
|
||||
<vscale x 1 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 1 x i8> @intrinsic_vmerge_vxm_nxv1i8_nxv1i8_i8(<vscale x 1 x i8> %0, i8 %1, <vscale x 1 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vxm_nxv1i8_nxv1i8_i8
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e8,mf8
|
||||
; CHECK: vmerge.vxm {{v[0-9]+}}, {{v[0-9]+}}, {{a[0-9]+}}, v0
|
||||
%a = call <vscale x 1 x i8> @llvm.riscv.vmerge.nxv1i8.i8(
|
||||
<vscale x 1 x i8> %0,
|
||||
i8 %1,
|
||||
<vscale x 1 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 1 x i8> %a
|
||||
}
|
||||
|
||||
declare <vscale x 2 x i8> @llvm.riscv.vmerge.nxv2i8.i8(
|
||||
<vscale x 2 x i8>,
|
||||
i8,
|
||||
<vscale x 2 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 2 x i8> @intrinsic_vmerge_vxm_nxv2i8_nxv2i8_i8(<vscale x 2 x i8> %0, i8 %1, <vscale x 2 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vxm_nxv2i8_nxv2i8_i8
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e8,mf4
|
||||
; CHECK: vmerge.vxm {{v[0-9]+}}, {{v[0-9]+}}, {{a[0-9]+}}, v0
|
||||
%a = call <vscale x 2 x i8> @llvm.riscv.vmerge.nxv2i8.i8(
|
||||
<vscale x 2 x i8> %0,
|
||||
i8 %1,
|
||||
<vscale x 2 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 2 x i8> %a
|
||||
}
|
||||
|
||||
declare <vscale x 4 x i8> @llvm.riscv.vmerge.nxv4i8.i8(
|
||||
<vscale x 4 x i8>,
|
||||
i8,
|
||||
<vscale x 4 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 4 x i8> @intrinsic_vmerge_vxm_nxv4i8_nxv4i8_i8(<vscale x 4 x i8> %0, i8 %1, <vscale x 4 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vxm_nxv4i8_nxv4i8_i8
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e8,mf2
|
||||
; CHECK: vmerge.vxm {{v[0-9]+}}, {{v[0-9]+}}, {{a[0-9]+}}, v0
|
||||
%a = call <vscale x 4 x i8> @llvm.riscv.vmerge.nxv4i8.i8(
|
||||
<vscale x 4 x i8> %0,
|
||||
i8 %1,
|
||||
<vscale x 4 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 4 x i8> %a
|
||||
}
|
||||
|
||||
declare <vscale x 8 x i8> @llvm.riscv.vmerge.nxv8i8.i8(
|
||||
<vscale x 8 x i8>,
|
||||
i8,
|
||||
<vscale x 8 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 8 x i8> @intrinsic_vmerge_vxm_nxv8i8_nxv8i8_i8(<vscale x 8 x i8> %0, i8 %1, <vscale x 8 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vxm_nxv8i8_nxv8i8_i8
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e8,m1
|
||||
; CHECK: vmerge.vxm {{v[0-9]+}}, {{v[0-9]+}}, {{a[0-9]+}}, v0
|
||||
%a = call <vscale x 8 x i8> @llvm.riscv.vmerge.nxv8i8.i8(
|
||||
<vscale x 8 x i8> %0,
|
||||
i8 %1,
|
||||
<vscale x 8 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 8 x i8> %a
|
||||
}
|
||||
|
||||
declare <vscale x 16 x i8> @llvm.riscv.vmerge.nxv16i8.i8(
|
||||
<vscale x 16 x i8>,
|
||||
i8,
|
||||
<vscale x 16 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 16 x i8> @intrinsic_vmerge_vxm_nxv16i8_nxv16i8_i8(<vscale x 16 x i8> %0, i8 %1, <vscale x 16 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vxm_nxv16i8_nxv16i8_i8
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e8,m2
|
||||
; CHECK: vmerge.vxm {{v[0-9]+}}, {{v[0-9]+}}, {{a[0-9]+}}, v0
|
||||
%a = call <vscale x 16 x i8> @llvm.riscv.vmerge.nxv16i8.i8(
|
||||
<vscale x 16 x i8> %0,
|
||||
i8 %1,
|
||||
<vscale x 16 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 16 x i8> %a
|
||||
}
|
||||
|
||||
declare <vscale x 32 x i8> @llvm.riscv.vmerge.nxv32i8.i8(
|
||||
<vscale x 32 x i8>,
|
||||
i8,
|
||||
<vscale x 32 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 32 x i8> @intrinsic_vmerge_vxm_nxv32i8_nxv32i8_i8(<vscale x 32 x i8> %0, i8 %1, <vscale x 32 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vxm_nxv32i8_nxv32i8_i8
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e8,m4
|
||||
; CHECK: vmerge.vxm {{v[0-9]+}}, {{v[0-9]+}}, {{a[0-9]+}}, v0
|
||||
%a = call <vscale x 32 x i8> @llvm.riscv.vmerge.nxv32i8.i8(
|
||||
<vscale x 32 x i8> %0,
|
||||
i8 %1,
|
||||
<vscale x 32 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 32 x i8> %a
|
||||
}
|
||||
|
||||
declare <vscale x 64 x i8> @llvm.riscv.vmerge.nxv64i8.i8(
|
||||
<vscale x 64 x i8>,
|
||||
i8,
|
||||
<vscale x 64 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 64 x i8> @intrinsic_vmerge_vxm_nxv64i8_nxv64i8_i8(<vscale x 64 x i8> %0, i8 %1, <vscale x 64 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vxm_nxv64i8_nxv64i8_i8
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e8,m8
|
||||
; CHECK: vmerge.vxm {{v[0-9]+}}, {{v[0-9]+}}, {{a[0-9]+}}, v0
|
||||
%a = call <vscale x 64 x i8> @llvm.riscv.vmerge.nxv64i8.i8(
|
||||
<vscale x 64 x i8> %0,
|
||||
i8 %1,
|
||||
<vscale x 64 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 64 x i8> %a
|
||||
}
|
||||
|
||||
declare <vscale x 1 x i16> @llvm.riscv.vmerge.nxv1i16.i16(
|
||||
<vscale x 1 x i16>,
|
||||
i16,
|
||||
<vscale x 1 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 1 x i16> @intrinsic_vmerge_vxm_nxv1i16_nxv1i16_i16(<vscale x 1 x i16> %0, i16 %1, <vscale x 1 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vxm_nxv1i16_nxv1i16_i16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,mf4
|
||||
; CHECK: vmerge.vxm {{v[0-9]+}}, {{v[0-9]+}}, {{a[0-9]+}}, v0
|
||||
%a = call <vscale x 1 x i16> @llvm.riscv.vmerge.nxv1i16.i16(
|
||||
<vscale x 1 x i16> %0,
|
||||
i16 %1,
|
||||
<vscale x 1 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 1 x i16> %a
|
||||
}
|
||||
|
||||
declare <vscale x 2 x i16> @llvm.riscv.vmerge.nxv2i16.i16(
|
||||
<vscale x 2 x i16>,
|
||||
i16,
|
||||
<vscale x 2 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 2 x i16> @intrinsic_vmerge_vxm_nxv2i16_nxv2i16_i16(<vscale x 2 x i16> %0, i16 %1, <vscale x 2 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vxm_nxv2i16_nxv2i16_i16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,mf2
|
||||
; CHECK: vmerge.vxm {{v[0-9]+}}, {{v[0-9]+}}, {{a[0-9]+}}, v0
|
||||
%a = call <vscale x 2 x i16> @llvm.riscv.vmerge.nxv2i16.i16(
|
||||
<vscale x 2 x i16> %0,
|
||||
i16 %1,
|
||||
<vscale x 2 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 2 x i16> %a
|
||||
}
|
||||
|
||||
declare <vscale x 4 x i16> @llvm.riscv.vmerge.nxv4i16.i16(
|
||||
<vscale x 4 x i16>,
|
||||
i16,
|
||||
<vscale x 4 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 4 x i16> @intrinsic_vmerge_vxm_nxv4i16_nxv4i16_i16(<vscale x 4 x i16> %0, i16 %1, <vscale x 4 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vxm_nxv4i16_nxv4i16_i16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m1
|
||||
; CHECK: vmerge.vxm {{v[0-9]+}}, {{v[0-9]+}}, {{a[0-9]+}}, v0
|
||||
%a = call <vscale x 4 x i16> @llvm.riscv.vmerge.nxv4i16.i16(
|
||||
<vscale x 4 x i16> %0,
|
||||
i16 %1,
|
||||
<vscale x 4 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 4 x i16> %a
|
||||
}
|
||||
|
||||
declare <vscale x 8 x i16> @llvm.riscv.vmerge.nxv8i16.i16(
|
||||
<vscale x 8 x i16>,
|
||||
i16,
|
||||
<vscale x 8 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 8 x i16> @intrinsic_vmerge_vxm_nxv8i16_nxv8i16_i16(<vscale x 8 x i16> %0, i16 %1, <vscale x 8 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vxm_nxv8i16_nxv8i16_i16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m2
|
||||
; CHECK: vmerge.vxm {{v[0-9]+}}, {{v[0-9]+}}, {{a[0-9]+}}, v0
|
||||
%a = call <vscale x 8 x i16> @llvm.riscv.vmerge.nxv8i16.i16(
|
||||
<vscale x 8 x i16> %0,
|
||||
i16 %1,
|
||||
<vscale x 8 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 8 x i16> %a
|
||||
}
|
||||
|
||||
declare <vscale x 16 x i16> @llvm.riscv.vmerge.nxv16i16.i16(
|
||||
<vscale x 16 x i16>,
|
||||
i16,
|
||||
<vscale x 16 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 16 x i16> @intrinsic_vmerge_vxm_nxv16i16_nxv16i16_i16(<vscale x 16 x i16> %0, i16 %1, <vscale x 16 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vxm_nxv16i16_nxv16i16_i16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m4
|
||||
; CHECK: vmerge.vxm {{v[0-9]+}}, {{v[0-9]+}}, {{a[0-9]+}}, v0
|
||||
%a = call <vscale x 16 x i16> @llvm.riscv.vmerge.nxv16i16.i16(
|
||||
<vscale x 16 x i16> %0,
|
||||
i16 %1,
|
||||
<vscale x 16 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 16 x i16> %a
|
||||
}
|
||||
|
||||
declare <vscale x 32 x i16> @llvm.riscv.vmerge.nxv32i16.i16(
|
||||
<vscale x 32 x i16>,
|
||||
i16,
|
||||
<vscale x 32 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 32 x i16> @intrinsic_vmerge_vxm_nxv32i16_nxv32i16_i16(<vscale x 32 x i16> %0, i16 %1, <vscale x 32 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vxm_nxv32i16_nxv32i16_i16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m8
|
||||
; CHECK: vmerge.vxm {{v[0-9]+}}, {{v[0-9]+}}, {{a[0-9]+}}, v0
|
||||
%a = call <vscale x 32 x i16> @llvm.riscv.vmerge.nxv32i16.i16(
|
||||
<vscale x 32 x i16> %0,
|
||||
i16 %1,
|
||||
<vscale x 32 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 32 x i16> %a
|
||||
}
|
||||
|
||||
declare <vscale x 1 x i32> @llvm.riscv.vmerge.nxv1i32.i32(
|
||||
<vscale x 1 x i32>,
|
||||
i32,
|
||||
<vscale x 1 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 1 x i32> @intrinsic_vmerge_vxm_nxv1i32_nxv1i32_i32(<vscale x 1 x i32> %0, i32 %1, <vscale x 1 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vxm_nxv1i32_nxv1i32_i32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,mf2
|
||||
; CHECK: vmerge.vxm {{v[0-9]+}}, {{v[0-9]+}}, {{a[0-9]+}}, v0
|
||||
%a = call <vscale x 1 x i32> @llvm.riscv.vmerge.nxv1i32.i32(
|
||||
<vscale x 1 x i32> %0,
|
||||
i32 %1,
|
||||
<vscale x 1 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 1 x i32> %a
|
||||
}
|
||||
|
||||
declare <vscale x 2 x i32> @llvm.riscv.vmerge.nxv2i32.i32(
|
||||
<vscale x 2 x i32>,
|
||||
i32,
|
||||
<vscale x 2 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 2 x i32> @intrinsic_vmerge_vxm_nxv2i32_nxv2i32_i32(<vscale x 2 x i32> %0, i32 %1, <vscale x 2 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vxm_nxv2i32_nxv2i32_i32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m1
|
||||
; CHECK: vmerge.vxm {{v[0-9]+}}, {{v[0-9]+}}, {{a[0-9]+}}, v0
|
||||
%a = call <vscale x 2 x i32> @llvm.riscv.vmerge.nxv2i32.i32(
|
||||
<vscale x 2 x i32> %0,
|
||||
i32 %1,
|
||||
<vscale x 2 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 2 x i32> %a
|
||||
}
|
||||
|
||||
declare <vscale x 4 x i32> @llvm.riscv.vmerge.nxv4i32.i32(
|
||||
<vscale x 4 x i32>,
|
||||
i32,
|
||||
<vscale x 4 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 4 x i32> @intrinsic_vmerge_vxm_nxv4i32_nxv4i32_i32(<vscale x 4 x i32> %0, i32 %1, <vscale x 4 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vxm_nxv4i32_nxv4i32_i32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m2
|
||||
; CHECK: vmerge.vxm {{v[0-9]+}}, {{v[0-9]+}}, {{a[0-9]+}}, v0
|
||||
%a = call <vscale x 4 x i32> @llvm.riscv.vmerge.nxv4i32.i32(
|
||||
<vscale x 4 x i32> %0,
|
||||
i32 %1,
|
||||
<vscale x 4 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 4 x i32> %a
|
||||
}
|
||||
|
||||
declare <vscale x 8 x i32> @llvm.riscv.vmerge.nxv8i32.i32(
|
||||
<vscale x 8 x i32>,
|
||||
i32,
|
||||
<vscale x 8 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 8 x i32> @intrinsic_vmerge_vxm_nxv8i32_nxv8i32_i32(<vscale x 8 x i32> %0, i32 %1, <vscale x 8 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vxm_nxv8i32_nxv8i32_i32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m4
|
||||
; CHECK: vmerge.vxm {{v[0-9]+}}, {{v[0-9]+}}, {{a[0-9]+}}, v0
|
||||
%a = call <vscale x 8 x i32> @llvm.riscv.vmerge.nxv8i32.i32(
|
||||
<vscale x 8 x i32> %0,
|
||||
i32 %1,
|
||||
<vscale x 8 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 8 x i32> %a
|
||||
}
|
||||
|
||||
declare <vscale x 16 x i32> @llvm.riscv.vmerge.nxv16i32.i32(
|
||||
<vscale x 16 x i32>,
|
||||
i32,
|
||||
<vscale x 16 x i1>,
|
||||
i32);
|
||||
|
||||
define <vscale x 16 x i32> @intrinsic_vmerge_vxm_nxv16i32_nxv16i32_i32(<vscale x 16 x i32> %0, i32 %1, <vscale x 16 x i1> %2, i32 %3) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vxm_nxv16i32_nxv16i32_i32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m8
|
||||
; CHECK: vmerge.vxm {{v[0-9]+}}, {{v[0-9]+}}, {{a[0-9]+}}, v0
|
||||
%a = call <vscale x 16 x i32> @llvm.riscv.vmerge.nxv16i32.i32(
|
||||
<vscale x 16 x i32> %0,
|
||||
i32 %1,
|
||||
<vscale x 16 x i1> %2,
|
||||
i32 %3)
|
||||
|
||||
ret <vscale x 16 x i32> %a
|
||||
}
|
||||
|
||||
define <vscale x 1 x i8> @intrinsic_vmerge_vim_nxv1i8_nxv1i8_i8(<vscale x 1 x i8> %0, <vscale x 1 x i1> %1, i32 %2) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vim_nxv1i8_nxv1i8_i8
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e8,mf8
|
||||
; CHECK: vmerge.vim {{v[0-9]+}}, {{v[0-9]+}}, 9, v0
|
||||
%a = call <vscale x 1 x i8> @llvm.riscv.vmerge.nxv1i8.i8(
|
||||
<vscale x 1 x i8> %0,
|
||||
i8 9,
|
||||
<vscale x 1 x i1> %1,
|
||||
i32 %2)
|
||||
|
||||
ret <vscale x 1 x i8> %a
|
||||
}
|
||||
|
||||
define <vscale x 2 x i8> @intrinsic_vmerge_vim_nxv2i8_nxv2i8_i8(<vscale x 2 x i8> %0, <vscale x 2 x i1> %1, i32 %2) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vim_nxv2i8_nxv2i8_i8
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e8,mf4
|
||||
; CHECK: vmerge.vim {{v[0-9]+}}, {{v[0-9]+}}, 9, v0
|
||||
%a = call <vscale x 2 x i8> @llvm.riscv.vmerge.nxv2i8.i8(
|
||||
<vscale x 2 x i8> %0,
|
||||
i8 9,
|
||||
<vscale x 2 x i1> %1,
|
||||
i32 %2)
|
||||
|
||||
ret <vscale x 2 x i8> %a
|
||||
}
|
||||
|
||||
define <vscale x 4 x i8> @intrinsic_vmerge_vim_nxv4i8_nxv4i8_i8(<vscale x 4 x i8> %0, <vscale x 4 x i1> %1, i32 %2) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vim_nxv4i8_nxv4i8_i8
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e8,mf2
|
||||
; CHECK: vmerge.vim {{v[0-9]+}}, {{v[0-9]+}}, 9, v0
|
||||
%a = call <vscale x 4 x i8> @llvm.riscv.vmerge.nxv4i8.i8(
|
||||
<vscale x 4 x i8> %0,
|
||||
i8 9,
|
||||
<vscale x 4 x i1> %1,
|
||||
i32 %2)
|
||||
|
||||
ret <vscale x 4 x i8> %a
|
||||
}
|
||||
|
||||
define <vscale x 8 x i8> @intrinsic_vmerge_vim_nxv8i8_nxv8i8_i8(<vscale x 8 x i8> %0, <vscale x 8 x i1> %1, i32 %2) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vim_nxv8i8_nxv8i8_i8
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e8,m1
|
||||
; CHECK: vmerge.vim {{v[0-9]+}}, {{v[0-9]+}}, 9, v0
|
||||
%a = call <vscale x 8 x i8> @llvm.riscv.vmerge.nxv8i8.i8(
|
||||
<vscale x 8 x i8> %0,
|
||||
i8 9,
|
||||
<vscale x 8 x i1> %1,
|
||||
i32 %2)
|
||||
|
||||
ret <vscale x 8 x i8> %a
|
||||
}
|
||||
|
||||
define <vscale x 16 x i8> @intrinsic_vmerge_vim_nxv16i8_nxv16i8_i8(<vscale x 16 x i8> %0, <vscale x 16 x i1> %1, i32 %2) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vim_nxv16i8_nxv16i8_i8
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e8,m2
|
||||
; CHECK: vmerge.vim {{v[0-9]+}}, {{v[0-9]+}}, 9, v0
|
||||
%a = call <vscale x 16 x i8> @llvm.riscv.vmerge.nxv16i8.i8(
|
||||
<vscale x 16 x i8> %0,
|
||||
i8 9,
|
||||
<vscale x 16 x i1> %1,
|
||||
i32 %2)
|
||||
|
||||
ret <vscale x 16 x i8> %a
|
||||
}
|
||||
|
||||
define <vscale x 32 x i8> @intrinsic_vmerge_vim_nxv32i8_nxv32i8_i8(<vscale x 32 x i8> %0, <vscale x 32 x i1> %1, i32 %2) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vim_nxv32i8_nxv32i8_i8
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e8,m4
|
||||
; CHECK: vmerge.vim {{v[0-9]+}}, {{v[0-9]+}}, 9, v0
|
||||
%a = call <vscale x 32 x i8> @llvm.riscv.vmerge.nxv32i8.i8(
|
||||
<vscale x 32 x i8> %0,
|
||||
i8 9,
|
||||
<vscale x 32 x i1> %1,
|
||||
i32 %2)
|
||||
|
||||
ret <vscale x 32 x i8> %a
|
||||
}
|
||||
|
||||
define <vscale x 64 x i8> @intrinsic_vmerge_vim_nxv64i8_nxv64i8_i8(<vscale x 64 x i8> %0, <vscale x 64 x i1> %1, i32 %2) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vim_nxv64i8_nxv64i8_i8
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e8,m8
|
||||
; CHECK: vmerge.vim {{v[0-9]+}}, {{v[0-9]+}}, 9, v0
|
||||
%a = call <vscale x 64 x i8> @llvm.riscv.vmerge.nxv64i8.i8(
|
||||
<vscale x 64 x i8> %0,
|
||||
i8 9,
|
||||
<vscale x 64 x i1> %1,
|
||||
i32 %2)
|
||||
|
||||
ret <vscale x 64 x i8> %a
|
||||
}
|
||||
|
||||
define <vscale x 1 x i16> @intrinsic_vmerge_vim_nxv1i16_nxv1i16_i16(<vscale x 1 x i16> %0, <vscale x 1 x i1> %1, i32 %2) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vim_nxv1i16_nxv1i16_i16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,mf4
|
||||
; CHECK: vmerge.vim {{v[0-9]+}}, {{v[0-9]+}}, 9, v0
|
||||
%a = call <vscale x 1 x i16> @llvm.riscv.vmerge.nxv1i16.i16(
|
||||
<vscale x 1 x i16> %0,
|
||||
i16 9,
|
||||
<vscale x 1 x i1> %1,
|
||||
i32 %2)
|
||||
|
||||
ret <vscale x 1 x i16> %a
|
||||
}
|
||||
|
||||
define <vscale x 2 x i16> @intrinsic_vmerge_vim_nxv2i16_nxv2i16_i16(<vscale x 2 x i16> %0, <vscale x 2 x i1> %1, i32 %2) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vim_nxv2i16_nxv2i16_i16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,mf2
|
||||
; CHECK: vmerge.vim {{v[0-9]+}}, {{v[0-9]+}}, 9, v0
|
||||
%a = call <vscale x 2 x i16> @llvm.riscv.vmerge.nxv2i16.i16(
|
||||
<vscale x 2 x i16> %0,
|
||||
i16 9,
|
||||
<vscale x 2 x i1> %1,
|
||||
i32 %2)
|
||||
|
||||
ret <vscale x 2 x i16> %a
|
||||
}
|
||||
|
||||
define <vscale x 4 x i16> @intrinsic_vmerge_vim_nxv4i16_nxv4i16_i16(<vscale x 4 x i16> %0, <vscale x 4 x i1> %1, i32 %2) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vim_nxv4i16_nxv4i16_i16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m1
|
||||
; CHECK: vmerge.vim {{v[0-9]+}}, {{v[0-9]+}}, 9, v0
|
||||
%a = call <vscale x 4 x i16> @llvm.riscv.vmerge.nxv4i16.i16(
|
||||
<vscale x 4 x i16> %0,
|
||||
i16 9,
|
||||
<vscale x 4 x i1> %1,
|
||||
i32 %2)
|
||||
|
||||
ret <vscale x 4 x i16> %a
|
||||
}
|
||||
|
||||
define <vscale x 8 x i16> @intrinsic_vmerge_vim_nxv8i16_nxv8i16_i16(<vscale x 8 x i16> %0, <vscale x 8 x i1> %1, i32 %2) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vim_nxv8i16_nxv8i16_i16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m2
|
||||
; CHECK: vmerge.vim {{v[0-9]+}}, {{v[0-9]+}}, 9, v0
|
||||
%a = call <vscale x 8 x i16> @llvm.riscv.vmerge.nxv8i16.i16(
|
||||
<vscale x 8 x i16> %0,
|
||||
i16 9,
|
||||
<vscale x 8 x i1> %1,
|
||||
i32 %2)
|
||||
|
||||
ret <vscale x 8 x i16> %a
|
||||
}
|
||||
|
||||
define <vscale x 16 x i16> @intrinsic_vmerge_vim_nxv16i16_nxv16i16_i16(<vscale x 16 x i16> %0, <vscale x 16 x i1> %1, i32 %2) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vim_nxv16i16_nxv16i16_i16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m4
|
||||
; CHECK: vmerge.vim {{v[0-9]+}}, {{v[0-9]+}}, 9, v0
|
||||
%a = call <vscale x 16 x i16> @llvm.riscv.vmerge.nxv16i16.i16(
|
||||
<vscale x 16 x i16> %0,
|
||||
i16 9,
|
||||
<vscale x 16 x i1> %1,
|
||||
i32 %2)
|
||||
|
||||
ret <vscale x 16 x i16> %a
|
||||
}
|
||||
|
||||
define <vscale x 32 x i16> @intrinsic_vmerge_vim_nxv32i16_nxv32i16_i16(<vscale x 32 x i16> %0, <vscale x 32 x i1> %1, i32 %2) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vim_nxv32i16_nxv32i16_i16
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e16,m8
|
||||
; CHECK: vmerge.vim {{v[0-9]+}}, {{v[0-9]+}}, 9, v0
|
||||
%a = call <vscale x 32 x i16> @llvm.riscv.vmerge.nxv32i16.i16(
|
||||
<vscale x 32 x i16> %0,
|
||||
i16 9,
|
||||
<vscale x 32 x i1> %1,
|
||||
i32 %2)
|
||||
|
||||
ret <vscale x 32 x i16> %a
|
||||
}
|
||||
|
||||
define <vscale x 1 x i32> @intrinsic_vmerge_vim_nxv1i32_nxv1i32_i32(<vscale x 1 x i32> %0, <vscale x 1 x i1> %1, i32 %2) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vim_nxv1i32_nxv1i32_i32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,mf2
|
||||
; CHECK: vmerge.vim {{v[0-9]+}}, {{v[0-9]+}}, 9, v0
|
||||
%a = call <vscale x 1 x i32> @llvm.riscv.vmerge.nxv1i32.i32(
|
||||
<vscale x 1 x i32> %0,
|
||||
i32 9,
|
||||
<vscale x 1 x i1> %1,
|
||||
i32 %2)
|
||||
|
||||
ret <vscale x 1 x i32> %a
|
||||
}
|
||||
|
||||
define <vscale x 2 x i32> @intrinsic_vmerge_vim_nxv2i32_nxv2i32_i32(<vscale x 2 x i32> %0, <vscale x 2 x i1> %1, i32 %2) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vim_nxv2i32_nxv2i32_i32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m1
|
||||
; CHECK: vmerge.vim {{v[0-9]+}}, {{v[0-9]+}}, 9, v0
|
||||
%a = call <vscale x 2 x i32> @llvm.riscv.vmerge.nxv2i32.i32(
|
||||
<vscale x 2 x i32> %0,
|
||||
i32 9,
|
||||
<vscale x 2 x i1> %1,
|
||||
i32 %2)
|
||||
|
||||
ret <vscale x 2 x i32> %a
|
||||
}
|
||||
|
||||
define <vscale x 4 x i32> @intrinsic_vmerge_vim_nxv4i32_nxv4i32_i32(<vscale x 4 x i32> %0, <vscale x 4 x i1> %1, i32 %2) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vim_nxv4i32_nxv4i32_i32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m2
|
||||
; CHECK: vmerge.vim {{v[0-9]+}}, {{v[0-9]+}}, 9, v0
|
||||
%a = call <vscale x 4 x i32> @llvm.riscv.vmerge.nxv4i32.i32(
|
||||
<vscale x 4 x i32> %0,
|
||||
i32 9,
|
||||
<vscale x 4 x i1> %1,
|
||||
i32 %2)
|
||||
|
||||
ret <vscale x 4 x i32> %a
|
||||
}
|
||||
|
||||
define <vscale x 8 x i32> @intrinsic_vmerge_vim_nxv8i32_nxv8i32_i32(<vscale x 8 x i32> %0, <vscale x 8 x i1> %1, i32 %2) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vim_nxv8i32_nxv8i32_i32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m4
|
||||
; CHECK: vmerge.vim {{v[0-9]+}}, {{v[0-9]+}}, 9, v0
|
||||
%a = call <vscale x 8 x i32> @llvm.riscv.vmerge.nxv8i32.i32(
|
||||
<vscale x 8 x i32> %0,
|
||||
i32 9,
|
||||
<vscale x 8 x i1> %1,
|
||||
i32 %2)
|
||||
|
||||
ret <vscale x 8 x i32> %a
|
||||
}
|
||||
|
||||
define <vscale x 16 x i32> @intrinsic_vmerge_vim_nxv16i32_nxv16i32_i32(<vscale x 16 x i32> %0, <vscale x 16 x i1> %1, i32 %2) nounwind {
|
||||
entry:
|
||||
; CHECK-LABEL: intrinsic_vmerge_vim_nxv16i32_nxv16i32_i32
|
||||
; CHECK: vsetvli {{.*}}, {{a[0-9]+}}, e32,m8
|
||||
; CHECK: vmerge.vim {{v[0-9]+}}, {{v[0-9]+}}, 9, v0
|
||||
%a = call <vscale x 16 x i32> @llvm.riscv.vmerge.nxv16i32.i32(
|
||||
<vscale x 16 x i32> %0,
|
||||
i32 9,
|
||||
<vscale x 16 x i1> %1,
|
||||
i32 %2)
|
||||
|
||||
ret <vscale x 16 x i32> %a
|
||||
}
|
||||
1189
test/CodeGen/RISCV/rvv/vmerge-rv64.ll
Normal file
1189
test/CodeGen/RISCV/rvv/vmerge-rv64.ll
Normal file
File diff suppressed because it is too large
Load Diff
Loading…
Reference in New Issue
Block a user