RPCS3/llvm-mirror
1
0
Fork 0
mirror of https://github.com/RPCS3/llvm-mirror.git synced 2024-11-23 03:02:36 +01:00
Code Issues Projects Releases Wiki Activity

[MIPS] Regenerate shl/lshr shift tests

Browse Source
This commit is contained in:
Simon Pilgrim 2020-01-12 14:35:34 +00:00
parent 7e136db166
commit 4d186c4684
2 changed files with 221 additions and 221 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

50
test/CodeGen/Mips/llvm-ir/lshr.ll
View File

@ -298,12 +298,12 @@ entry:
define signext i64 @lshr_i64(i64 signext %a, i64 signext %b) {
; MIPS2-LABEL: lshr_i64:
; MIPS2: # %bb.0:
; MIPS2: # %bb.0: # %entry
; MIPS2-NEXT: srlv $6, $4, $7
; MIPS2-NEXT: andi $1, $7, 32
; MIPS2-NEXT: bnez $1, $BB4_2
; MIPS2-NEXT: addiu $2, $zero, 0
; MIPS2-NEXT: # %bb.1:
; MIPS2-NEXT: # %bb.1: # %entry
; MIPS2-NEXT: srlv $1, $5, $7
; MIPS2-NEXT: not $2, $7
; MIPS2-NEXT: sll $3, $4, 1
@ -417,7 +417,7 @@ entry:
define signext i128 @lshr_i128(i128 signext %a, i128 signext %b) {
; MIPS2-LABEL: lshr_i128:
; MIPS2: # %bb.0:
; MIPS2: # %bb.0: # %entry
; MIPS2-NEXT: lw $2, 28($sp)
; MIPS2-NEXT: addiu $1, $zero, 64
; MIPS2-NEXT: subu $12, $1, $2
@ -427,39 +427,39 @@ define signext i128 @lshr_i128(i128 signext %a, i128 signext %b) {
; MIPS2-NEXT: addiu $3, $zero, 0
; MIPS2-NEXT: bnez $15, $BB5_2
; MIPS2-NEXT: addiu $13, $zero, 0
; MIPS2-NEXT: # %bb.1:
; MIPS2-NEXT: # %bb.1: # %entry
; MIPS2-NEXT: move $13, $10
; MIPS2-NEXT: $BB5_2:
; MIPS2-NEXT: $BB5_2: # %entry
; MIPS2-NEXT: not $9, $2
; MIPS2-NEXT: bnez $8, $BB5_5
; MIPS2-NEXT: srlv $24, $6, $2
; MIPS2-NEXT: # %bb.3:
; MIPS2-NEXT: # %bb.3: # %entry
; MIPS2-NEXT: sll $1, $6, 1
; MIPS2-NEXT: srlv $11, $7, $2
; MIPS2-NEXT: sllv $1, $1, $9
; MIPS2-NEXT: or $14, $1, $11
; MIPS2-NEXT: bnez $15, $BB5_7
; MIPS2-NEXT: move $11, $24
; MIPS2-NEXT: # %bb.4:
; MIPS2-NEXT: # %bb.4: # %entry
; MIPS2-NEXT: b $BB5_6
; MIPS2-NEXT: nop
; MIPS2-NEXT: $BB5_5:
; MIPS2-NEXT: addiu $11, $zero, 0
; MIPS2-NEXT: bnez $15, $BB5_7
; MIPS2-NEXT: move $14, $24
; MIPS2-NEXT: $BB5_6:
; MIPS2-NEXT: $BB5_6: # %entry
; MIPS2-NEXT: sllv $1, $4, $12
; MIPS2-NEXT: not $10, $12
; MIPS2-NEXT: srl $12, $5, 1
; MIPS2-NEXT: srlv $10, $12, $10
; MIPS2-NEXT: or $10, $1, $10
; MIPS2-NEXT: $BB5_7:
; MIPS2-NEXT: $BB5_7: # %entry
; MIPS2-NEXT: addiu $15, $2, -64
; MIPS2-NEXT: sll $12, $4, 1
; MIPS2-NEXT: andi $1, $15, 32
; MIPS2-NEXT: bnez $1, $BB5_10
; MIPS2-NEXT: srlv $25, $4, $15
; MIPS2-NEXT: # %bb.8:
; MIPS2-NEXT: # %bb.8: # %entry
; MIPS2-NEXT: srlv $1, $5, $15
; MIPS2-NEXT: not $15, $15
; MIPS2-NEXT: sllv $15, $12, $15
@ -468,7 +468,7 @@ define signext i128 @lshr_i128(i128 signext %a, i128 signext %b) {
; MIPS2-NEXT: sltiu $25, $2, 64
; MIPS2-NEXT: beqz $25, $BB5_12
; MIPS2-NEXT: nop
; MIPS2-NEXT: # %bb.9:
; MIPS2-NEXT: # %bb.9: # %entry
; MIPS2-NEXT: b $BB5_11
; MIPS2-NEXT: nop
; MIPS2-NEXT: $BB5_10:
@ -478,33 +478,33 @@ define signext i128 @lshr_i128(i128 signext %a, i128 signext %b) {
; MIPS2-NEXT: addiu $15, $zero, 0
; MIPS2-NEXT: $BB5_11:
; MIPS2-NEXT: or $24, $14, $13
; MIPS2-NEXT: $BB5_12:
; MIPS2-NEXT: $BB5_12: # %entry
; MIPS2-NEXT: sltiu $13, $2, 1
; MIPS2-NEXT: beqz $13, $BB5_19
; MIPS2-NEXT: nop
; MIPS2-NEXT: # %bb.13:
; MIPS2-NEXT: # %bb.13: # %entry
; MIPS2-NEXT: bnez $25, $BB5_20
; MIPS2-NEXT: nop
; MIPS2-NEXT: $BB5_14:
; MIPS2-NEXT: $BB5_14: # %entry
; MIPS2-NEXT: bnez $13, $BB5_16
; MIPS2-NEXT: addiu $10, $zero, 63
; MIPS2-NEXT: $BB5_15:
; MIPS2-NEXT: $BB5_15: # %entry
; MIPS2-NEXT: move $6, $15
; MIPS2-NEXT: $BB5_16:
; MIPS2-NEXT: $BB5_16: # %entry
; MIPS2-NEXT: sltu $10, $10, $2
; MIPS2-NEXT: bnez $8, $BB5_22
; MIPS2-NEXT: srlv $11, $4, $2
; MIPS2-NEXT: # %bb.17:
; MIPS2-NEXT: # %bb.17: # %entry
; MIPS2-NEXT: srlv $1, $5, $2
; MIPS2-NEXT: sllv $2, $12, $9
; MIPS2-NEXT: or $4, $2, $1
; MIPS2-NEXT: move $5, $11
; MIPS2-NEXT: bnez $10, $BB5_24
; MIPS2-NEXT: addiu $2, $zero, 0
; MIPS2-NEXT: # %bb.18:
; MIPS2-NEXT: # %bb.18: # %entry
; MIPS2-NEXT: b $BB5_23
; MIPS2-NEXT: nop
; MIPS2-NEXT: $BB5_19:
; MIPS2-NEXT: $BB5_19: # %entry
; MIPS2-NEXT: beqz $25, $BB5_14
; MIPS2-NEXT: move $7, $24
; MIPS2-NEXT: $BB5_20:
@ -519,14 +519,14 @@ define signext i128 @lshr_i128(i128 signext %a, i128 signext %b) {
; MIPS2-NEXT: move $4, $11
; MIPS2-NEXT: bnez $10, $BB5_24
; MIPS2-NEXT: addiu $2, $zero, 0
; MIPS2-NEXT: $BB5_23:
; MIPS2-NEXT: $BB5_23: # %entry
; MIPS2-NEXT: move $2, $5
; MIPS2-NEXT: $BB5_24:
; MIPS2-NEXT: $BB5_24: # %entry
; MIPS2-NEXT: bnez $10, $BB5_26
; MIPS2-NEXT: nop
; MIPS2-NEXT: # %bb.25:
; MIPS2-NEXT: # %bb.25: # %entry
; MIPS2-NEXT: move $3, $4
; MIPS2-NEXT: $BB5_26:
; MIPS2-NEXT: $BB5_26: # %entry
; MIPS2-NEXT: move $4, $6
; MIPS2-NEXT: jr $ra
; MIPS2-NEXT: move $5, $7
@ -713,13 +713,13 @@ define signext i128 @lshr_i128(i128 signext %a, i128 signext %b) {
; MIPS32R6-NEXT: addiu $sp, $sp, 8
;
; MIPS3-LABEL: lshr_i128:
; MIPS3: # %bb.0:
; MIPS3: # %bb.0: # %entry
; MIPS3-NEXT: sll $3, $7, 0
; MIPS3-NEXT: dsrlv $6, $4, $7
; MIPS3-NEXT: andi $1, $3, 64
; MIPS3-NEXT: bnez $1, .LBB5_2
; MIPS3-NEXT: daddiu $2, $zero, 0
; MIPS3-NEXT: # %bb.1:
; MIPS3-NEXT: # %bb.1: # %entry
; MIPS3-NEXT: dsrlv $1, $5, $7
; MIPS3-NEXT: dsll $2, $4, 1
; MIPS3-NEXT: not $3, $3

78
test/CodeGen/Mips/llvm-ir/shl.ll
View File

@ -330,18 +330,18 @@ entry:
define signext i64 @shl_i64(i64 signext %a, i64 signext %b) {
; MIPS2-LABEL: shl_i64:
; MIPS2: # %bb.0:
; MIPS2: # %bb.0: # %entry
; MIPS2-NEXT: sllv $6, $5, $7
; MIPS2-NEXT: andi $8, $7, 32
; MIPS2-NEXT: beqz $8, $BB4_3
; MIPS2-NEXT: move $2, $6
; MIPS2-NEXT: # %bb.1:
; MIPS2-NEXT: # %bb.1: # %entry
; MIPS2-NEXT: beqz $8, $BB4_4
; MIPS2-NEXT: addiu $3, $zero, 0
; MIPS2-NEXT: $BB4_2:
; MIPS2-NEXT: $BB4_2: # %entry
; MIPS2-NEXT: jr $ra
; MIPS2-NEXT: nop
; MIPS2-NEXT: $BB4_3:
; MIPS2-NEXT: $BB4_3: # %entry
; MIPS2-NEXT: sllv $1, $4, $7
; MIPS2-NEXT: not $2, $7
; MIPS2-NEXT: srl $3, $5, 1
@ -349,7 +349,7 @@ define signext i64 @shl_i64(i64 signext %a, i64 signext %b) {
; MIPS2-NEXT: or $2, $1, $2
; MIPS2-NEXT: bnez $8, $BB4_2
; MIPS2-NEXT: addiu $3, $zero, 0
; MIPS2-NEXT: $BB4_4:
; MIPS2-NEXT: $BB4_4: # %entry
; MIPS2-NEXT: jr $ra
; MIPS2-NEXT: move $3, $6
;
@ -455,11 +455,11 @@ entry:
define signext i128 @shl_i128(i128 signext %a, i128 signext %b) {
; MIPS2-LABEL: shl_i128:
; MIPS2: # %bb.0:
; MIPS2: # %bb.0: # %entry
; MIPS2-NEXT: addiu $sp, $sp, -8
; MIPS2-NEXT: .cfi_def_cfa_offset 8
; MIPS2-NEXT: sw $17, 4($sp)
; MIPS2-NEXT: sw $16, 0($sp)
; MIPS2-NEXT: sw $17, 4($sp) # 4-byte Folded Spill
; MIPS2-NEXT: sw $16, 0($sp) # 4-byte Folded Spill
; MIPS2-NEXT: .cfi_offset 17, -4
; MIPS2-NEXT: .cfi_offset 16, -8
; MIPS2-NEXT: lw $8, 36($sp)
@ -469,7 +469,7 @@ define signext i128 @shl_i128(i128 signext %a, i128 signext %b) {
; MIPS2-NEXT: andi $1, $3, 32
; MIPS2-NEXT: bnez $1, $BB5_2
; MIPS2-NEXT: addiu $2, $zero, 0
; MIPS2-NEXT: # %bb.1:
; MIPS2-NEXT: # %bb.1: # %entry
; MIPS2-NEXT: srlv $1, $7, $3
; MIPS2-NEXT: not $3, $3
; MIPS2-NEXT: sll $10, $6, 1
@ -480,99 +480,99 @@ define signext i128 @shl_i128(i128 signext %a, i128 signext %b) {
; MIPS2-NEXT: $BB5_2:
; MIPS2-NEXT: addiu $15, $zero, 0
; MIPS2-NEXT: move $3, $9
; MIPS2-NEXT: $BB5_3:
; MIPS2-NEXT: $BB5_3: # %entry
; MIPS2-NEXT: not $13, $8
; MIPS2-NEXT: sllv $9, $5, $8
; MIPS2-NEXT: andi $10, $8, 32
; MIPS2-NEXT: bnez $10, $BB5_5
; MIPS2-NEXT: move $25, $9
; MIPS2-NEXT: # %bb.4:
; MIPS2-NEXT: # %bb.4: # %entry
; MIPS2-NEXT: sllv $1, $4, $8
; MIPS2-NEXT: srl $11, $5, 1
; MIPS2-NEXT: srlv $11, $11, $13
; MIPS2-NEXT: or $25, $1, $11
; MIPS2-NEXT: $BB5_5:
; MIPS2-NEXT: $BB5_5: # %entry
; MIPS2-NEXT: addiu $14, $8, -64
; MIPS2-NEXT: srl $24, $7, 1
; MIPS2-NEXT: sllv $11, $7, $14
; MIPS2-NEXT: andi $12, $14, 32
; MIPS2-NEXT: bnez $12, $BB5_7
; MIPS2-NEXT: move $gp, $11
; MIPS2-NEXT: # %bb.6:
; MIPS2-NEXT: # %bb.6: # %entry
; MIPS2-NEXT: sllv $1, $6, $14
; MIPS2-NEXT: not $14, $14
; MIPS2-NEXT: srlv $14, $24, $14
; MIPS2-NEXT: or $gp, $1, $14
; MIPS2-NEXT: $BB5_7:
; MIPS2-NEXT: $BB5_7: # %entry
; MIPS2-NEXT: sltiu $14, $8, 64
; MIPS2-NEXT: beqz $14, $BB5_9
; MIPS2-NEXT: nop
; MIPS2-NEXT: # %bb.8:
; MIPS2-NEXT: or $gp, $25, $15
; MIPS2-NEXT: $BB5_9:
; MIPS2-NEXT: $BB5_9: # %entry
; MIPS2-NEXT: sllv $25, $7, $8
; MIPS2-NEXT: bnez $10, $BB5_11
; MIPS2-NEXT: addiu $17, $zero, 0
; MIPS2-NEXT: # %bb.10:
; MIPS2-NEXT: # %bb.10: # %entry
; MIPS2-NEXT: move $17, $25
; MIPS2-NEXT: $BB5_11:
; MIPS2-NEXT: $BB5_11: # %entry
; MIPS2-NEXT: addiu $1, $zero, 63
; MIPS2-NEXT: sltiu $15, $8, 1
; MIPS2-NEXT: beqz $15, $BB5_21
; MIPS2-NEXT: sltu $16, $1, $8
; MIPS2-NEXT: # %bb.12:
; MIPS2-NEXT: # %bb.12: # %entry
; MIPS2-NEXT: beqz $16, $BB5_22
; MIPS2-NEXT: addiu $7, $zero, 0
; MIPS2-NEXT: $BB5_13:
; MIPS2-NEXT: $BB5_13: # %entry
; MIPS2-NEXT: beqz $10, $BB5_23
; MIPS2-NEXT: nop
; MIPS2-NEXT: $BB5_14:
; MIPS2-NEXT: $BB5_14: # %entry
; MIPS2-NEXT: beqz $16, $BB5_24
; MIPS2-NEXT: addiu $6, $zero, 0
; MIPS2-NEXT: $BB5_15:
; MIPS2-NEXT: $BB5_15: # %entry
; MIPS2-NEXT: beqz $10, $BB5_25
; MIPS2-NEXT: addiu $8, $zero, 0
; MIPS2-NEXT: $BB5_16:
; MIPS2-NEXT: $BB5_16: # %entry
; MIPS2-NEXT: beqz $12, $BB5_26
; MIPS2-NEXT: nop
; MIPS2-NEXT: $BB5_17:
; MIPS2-NEXT: $BB5_17: # %entry
; MIPS2-NEXT: bnez $14, $BB5_27
; MIPS2-NEXT: nop
; MIPS2-NEXT: $BB5_18:
; MIPS2-NEXT: $BB5_18: # %entry
; MIPS2-NEXT: bnez $15, $BB5_20
; MIPS2-NEXT: nop
; MIPS2-NEXT: $BB5_19:
; MIPS2-NEXT: $BB5_19: # %entry
; MIPS2-NEXT: move $5, $2
; MIPS2-NEXT: $BB5_20:
; MIPS2-NEXT: $BB5_20: # %entry
; MIPS2-NEXT: move $2, $4
; MIPS2-NEXT: move $3, $5
; MIPS2-NEXT: move $4, $6
; MIPS2-NEXT: move $5, $7
; MIPS2-NEXT: lw $16, 0($sp)
; MIPS2-NEXT: lw $17, 4($sp)
; MIPS2-NEXT: lw $16, 0($sp) # 4-byte Folded Reload
; MIPS2-NEXT: lw $17, 4($sp) # 4-byte Folded Reload
; MIPS2-NEXT: jr $ra
; MIPS2-NEXT: addiu $sp, $sp, 8
; MIPS2-NEXT: $BB5_21:
; MIPS2-NEXT: $BB5_21: # %entry
; MIPS2-NEXT: move $4, $gp
; MIPS2-NEXT: bnez $16, $BB5_13
; MIPS2-NEXT: addiu $7, $zero, 0
; MIPS2-NEXT: $BB5_22:
; MIPS2-NEXT: $BB5_22: # %entry
; MIPS2-NEXT: bnez $10, $BB5_14
; MIPS2-NEXT: move $7, $17
; MIPS2-NEXT: $BB5_23:
; MIPS2-NEXT: $BB5_23: # %entry
; MIPS2-NEXT: sllv $1, $6, $8
; MIPS2-NEXT: srlv $6, $24, $13
; MIPS2-NEXT: or $25, $1, $6
; MIPS2-NEXT: bnez $16, $BB5_15
; MIPS2-NEXT: addiu $6, $zero, 0
; MIPS2-NEXT: $BB5_24:
; MIPS2-NEXT: $BB5_24: # %entry
; MIPS2-NEXT: move $6, $25
; MIPS2-NEXT: bnez $10, $BB5_16
; MIPS2-NEXT: addiu $8, $zero, 0
; MIPS2-NEXT: $BB5_25:
; MIPS2-NEXT: $BB5_25: # %entry
; MIPS2-NEXT: bnez $12, $BB5_17
; MIPS2-NEXT: move $8, $9
; MIPS2-NEXT: $BB5_26:
; MIPS2-NEXT: $BB5_26: # %entry
; MIPS2-NEXT: beqz $14, $BB5_18
; MIPS2-NEXT: move $2, $11
; MIPS2-NEXT: $BB5_27:
@ -759,19 +759,19 @@ define signext i128 @shl_i128(i128 signext %a, i128 signext %b) {
; MIPS32R6-NEXT: move $5, $1
;
; MIPS3-LABEL: shl_i128:
; MIPS3: # %bb.0:
; MIPS3: # %bb.0: # %entry
; MIPS3-NEXT: sll $3, $7, 0
; MIPS3-NEXT: dsllv $6, $5, $7
; MIPS3-NEXT: andi $8, $3, 64
; MIPS3-NEXT: beqz $8, .LBB5_3
; MIPS3-NEXT: move $2, $6
; MIPS3-NEXT: # %bb.1:
; MIPS3-NEXT: # %bb.1: # %entry
; MIPS3-NEXT: beqz $8, .LBB5_4
; MIPS3-NEXT: daddiu $3, $zero, 0
; MIPS3-NEXT: .LBB5_2:
; MIPS3-NEXT: .LBB5_2: # %entry
; MIPS3-NEXT: jr $ra
; MIPS3-NEXT: nop
; MIPS3-NEXT: .LBB5_3:
; MIPS3-NEXT: .LBB5_3: # %entry
; MIPS3-NEXT: dsllv $1, $4, $7
; MIPS3-NEXT: dsrl $2, $5, 1
; MIPS3-NEXT: not $3, $3
@ -779,7 +779,7 @@ define signext i128 @shl_i128(i128 signext %a, i128 signext %b) {
; MIPS3-NEXT: or $2, $1, $2
; MIPS3-NEXT: bnez $8, .LBB5_2
; MIPS3-NEXT: daddiu $3, $zero, 0
; MIPS3-NEXT: .LBB5_4:
; MIPS3-NEXT: .LBB5_4: # %entry
; MIPS3-NEXT: jr $ra
; MIPS3-NEXT: move $3, $6
;